AN456PCIExpress高性能参考设计.PDF

AN 456: PCI Express 高性能 参考设计 引言 ® ® PCI Express高性能参考设计主要介绍Altera PCI Express MegaCore 功能硬核IP实现的性能。设计包括高 ® ® 性能链直接存储器访问(DMA)功能，它在Stratix IV GX FPGA或者Arria II GX 内部存储器和系统存储器 之间实现数据传送。参考设计包括基于Windows XP 的应用软件，用于建立DMA传送。应用软件还测量并 显示传送性能。您可以利用该参考设计来评估PCI Express协议在Stratix IV GX或者Arria II GX器件中采用 硬核IP实现的性能。 Altera 同时以硬核IP和软核IP 的形式提供PCI Express MegaCore功能。以根端口或者端点的形式实现硬核 IP 。硬核IP符合PCI Express基本规范1.1和2.0 。软核IP只能以端点的形式实现。它符合PCI Express基本规 范1.0a和1.1。 本应用笔记还包括计算PCI Express MegaCore功能吞吐量的教程，以及运行链DMA设计实例的说明。这一 参考设计的链DMA是由PCI Express编译器生成的链DMA实例。PCI Express 编译器用户指南详细解释了这 一实例。 本应用笔记包括以下部分： ■ 第1页的“理解PCI Express 中的吞吐量” ■ 第6页的“参考设计主要组成” ■ 第6页的“参考设计功能说明” ■ 第10页的“准备进行设计” ■ 第17页的“性能基准测试结果” 理解PCI Express中的吞吐量 PCI Express系统的吞吐量取决于多种因素，包括协议开销、负载大小、完成延时和流控制更新延时等。 吞吐量还与构成链路的器件特性有关。这一部分讨论您在分析吞吐量时必须考虑的各种因素。这一实例 假设工作在2.5 Gbps 的×1链路。相同的理论也适用于5.0 Gbps的Gen2链路。 协议开销 PCI Express使用8b/10b编码，每一字节数据转换为10位数据编码，导致25% 的开销。因此，有效数据速率 只有2 Gbps，或者每通路250 MBps 。 工作链路传送数据链路层数据包(DLLP)和物理层数据包(PLP) 。PLP长度为四字节，或者一个双字，含有 SKP有序集。DLLP长度为两个双字，含有ACK/NAK和流控制DLLP 。ACK和流控制更新DLLP传送方向 与会话层数据包(TLP)相反。当链路发送和接收宽带数据时，会处理大量的DLLP ，大约每个TLP一个DLLP 。 DLLP和PLP 降低了TLP有效带宽。TLP格式如图1所示。 2009 Altera Corporation AN 456 图1.TLP格式 如果不包括可选ECRC ，与一个TLP相关的开销在5个双字和7个双字之间。开销包括起始和结束帧符号、 序列ID、三个或者四个双字字长的TLP帧头，以及链路循环冗余校验(LCRC) 。TLP帧头长度取决于TLP 类型，不同的TLP有不同的帧头长度。TLP 的其他部分含有0– 1024双字数据负载。 后写入吞吐量 采用下面的公式来计算理论最大吞吐量：吞吐量% = 负载大小/ (负载大小+开销) 图2显示了不同TLP帧头长度，并忽略DLLP和PLP 的最大吞吐量。对于256字节最大负载长度，以及三个 双字TLP帧头(或者5个双字开销)，最大吞吐量为(256/(256+20))，即92% 。 图2.存储器写操作最大吞吐量 PCI Express配置空间中的器件控制寄存器(7:5 比特)控制最大TLP负载长度。MegaCore功能参数最大负载 长度设置了器件性能寄存器(2:0 比特)所支持的只读最大负载长度值，针对这一负载长度优化了MegaCore 功能。您可以将MegaCore功能配置为最大负载长度，然后，根据系统所支持的最大负