嵌入式接口技术课件1..ppt

* * * * * * * * * * * ARM的寄存器---状态寄存器 条件位： N = Negative result from ALU Z = Zero result from ALU C = ALU operation Carried out V = ALU operation oVerflowed Q 位： 仅ARM 5TE/J架构支持 指示饱和状态 J 位 仅ARM 5TE/J架构支持 J = 1: 处理器处于Jazelle状态 中断禁止位： I = 1: 禁止 IRQ. F = 1: 禁止 FIQ. T Bit 仅ARM xT架构支持 T = 0: 处理器处于 ARM 状态 T = 1: 处理器处于 Thumb 状态 Mode位： 处理器模式位 27 31 N Z C V Q 28 6 7 I F T mode 16 23 8 15 5 4 0 24 f s x c U n d e f i n e d J 当处理器执行在ARM状态: 所有指令 32 bits 宽 所有指令必须 word 对齐 所以 pc值由bits [31:2]决定, bits [1:0] 未定义 (所以指令不能halfword / byte对齐). 当处理器执行在Thumb状态: 所有指令 16 bits 宽 所有指令必须 halfword 对齐 所以 pc值由bits [31:1]决定, bits [0] 未定义 (所以指令不能 byte对齐). ARM的寄存器---程序指针PC (r15) 1.4 ARM7TDMI处理器 1.4.1 ARM7TDMI处理器功能结构 ARM7TDMI 是基于 ARM7 内核 3 级流水线,冯.诺依曼架构,CPI(Cycle Per Instruction) 约为1.9 ,T - Thumb 架构扩展, 提供两个独立的指令集： ARM 指令，均为 32位 Thumb指令，均为 16位 两种运行状态，用来选择哪个指令集被执行 D - 内核具有Debug扩展结构, M– 增强乘法器 (32x8) 支持64位结果, I - EmbeddedICE 逻辑 ARM7TDMI 内核信号 ARM7TDMI 内核 MCLK nIRQ nFIQ nRESET BUSEN BIGEND ISYNC nWAIT VDD VSS APE DBE 协处理器接口 存储器管理 存储器接口 ABORT nOPC CPB CPA nCPI nTRANS nM[4:0] MAS[1:0] nRW nMREQ LOCK SEQ nENOUT A[31:0] DOUT[31:0] DIN[31:0] D[31:0] 电源 总线控制 时钟 配置 中断 ARM7TDMI 方框图 ARM7TDM 内核 TAP 控制器 JTAG 接口 数据总线 控制信号 D[31:0] 地址总线 A[31:0] DIN[31:0] DOUT[31:0] BUS Splitter Embedded ICE 逻辑 乘法器 ARM7TDMI 内核 指令 解码 地址 自增器 nRESET nMREQ SEQ ABORT nIRQ nFIQ nRW MAS[1:0] LOCK nCPI CPA CPB nWAIT MCLK nOPC BIGEND ISYNC nTRANS nM[4:0] D[31:0] 桶 移位器 32 位 ALU DBE 写数据 寄存器 读数据 寄存器 地址寄存器 寄存器 Bank A[31:0] ABE 及 控制 逻辑 PC Update 解码站 指令 解压缩 Incrementer P C A B u s B B u s A L U B u s 1.4.2 ARM7TDMI处理器的时序 CPU时序是CPU在执行指令时所需控制信号的时间顺序。 时钟周期：是CPU工作的最小时间单位。 指令周期： 总线周期： ARM7TDMI处理器的简易总线时序图 四种不同类型的总线周期 nMREQ SEQ 总线周期类型 描述 0 0 N周期 非连续周期 0 1 S周期 连续周期 1 0 I周期 内部周期 1 1 C周期 协处理器寄存器传输周期 指令周期： 各条指令的指令周期是N周期、S周期、I周期、I-S周期和C周期的组合，每条指令都能分解为1个或多个总线周期。 由于采用流水线，大部份指令的指令周期都为1个时钟周期 。 1.5 ARM处理器的选型问题 内核的选择 芯片的工作频率 片内存储器与存储器扩展接口 封装问题 片内功能模块的选择 1.6 STR710F处理器 功能结构: JTAG PRCCU EMI FLASH RAM A