时序仿真与硬件实现.pptVIP

* 1．嵌入式逻辑分析仪 能随设计文件一起下载到目标芯片中，实现软件和硬件测试方法结合； 监控芯片内所有节点上的信息/总线上的数据流，但不影响硬件功能。 2．SignalTap II Quartus II里面使用的嵌入式逻辑分析仪； 监测的数据存于目标器件的嵌入式RAM中； 通过器件的JTAG口将监控数据传出。 4.6 SignalTap II的使用方法 * SignalTap?II编辑窗 1．打开SignalTap?II编辑窗 File-New-SignalTap Logic Analyzer File 待测信号组的名称 双击，添加待测信号组的所有信号 4.6 SignalTap II的使用方法 * SignalTap II编辑窗 2．调入待测信号 3．SignalTap II参数设置 1.工作时钟； 2.采样深度； 3.观察信号的要求； 4.触发信号和触发方式。 4.6 SignalTap II的使用方法 * 下载cnt10.sof并启动SignalTap?II 4．文件存盘 5．编译下载 6．启动SignalTap?II进行采样与分析 (与前面设计的工程绑在一起综合/适配，并下载到目标芯片) 4.6 SignalTap II的使用方法 * SignalTap?II数据窗设置后的信号波形 6．启动SignalTap?II进行采样与分析 注意：在测试结束后，要将Signal Tap II从芯片中去除，才能制成产品！ 4.6 SignalTap II的使用方法 * 4.7 编辑SignalTapII的触发信号 选择高级触发条件 在此，简单介绍Advance触发信号，前例用的是Basic触发信号。 * 4.7 编辑SignalTapII的触发信号 进入“触发条件函数编辑”窗口 可将左侧的信号， 组成函数作为触发信号 * 4.7 编辑SignalTapII的触发信号 编辑触发函数 当CQI=12且满足ENA触发条件时，进行触发采样。 实 验 4-1．多路选择器设计实验 4-2．十六进制7段数码显示译码器设计 实 验 4-1．多路选择器设计实验 4-2．十六进制7段数码显示译码器设计 实 验 4-3．计数器设计实验 4-4．硬件消抖动电路设计 实 验 4-3．计数器设计实验 4-4．硬件消抖动电路设计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-5．应用宏模块设计数字频率计 实 验 4-6 数码扫描显示电路设计 实 验 4-7 串行静态显示控制电路设计 4-8 不同类型的移位寄存器设计实验 时序仿真与硬件实现 EDA技术与VHDL 4.1 VHDL程序输入与仿真测试 4.1.1 编辑和输入设计文件 ⑴ 新建一个文件夹。 ⑵ 输入源程序。 ⑶ 文件存盘。 命名规则：反映功能，非中文，非数字。 4.1 VHDL程序输入与仿真测试 4.1.2 创建工程 ⑴ 打开并建立新工程管理窗口。 ⑵ 将设计文件加入工程中。 ⑶ 选择目标芯片。 ⑷ 工具设置。 ⑸ 结束设置。 工程文件夹 工程名称 顶层文件的实体名 4.1 VHDL程序输入与仿真测试 4.1.3 全程编译前约束项目设置 ⑴ 选择FPGA目标芯片。 ⑵ 选择配置器件的工作方式。 ⑶ 选择配置器件和编程方式。 ⑷ 选择目标器件引脚端口状态。 ⑸ 对双功能引脚进行设置。 设置要小心，不清楚的就选择默认. 4.1 VHDL程序输入与仿真测试 4.1.4 全程综合与编译 编译信息 进度和分类 硬件耗用统计 4.1 VHDL程序输入与仿真测试 4.1.5 仿真测试 ⑴ 打开波形编辑器。 4.1 VHDL程序输入与仿真测试 4.1.5 仿真测试 ⑵ 设置仿真时间区域。 ⑶ 波形文件存盘。 设置仿真时长(一般几十微秒)。 Edit - Edit Time 4.1 VHDL程序输入与仿真测试 4.1.5 仿真测试 ⑷ 将工程CNT10的端口信号节点选入波形编辑器中。 4.1 VHDL程序输入与仿真测试 4.1.5 仿真测试 ⑸ 设置激励信号波形。 4.1 VHDL程序输入与仿真测试 4.1.5 仿真测试 ⑹ 图4-13是最后设置好的vwf仿真激励波形文件图。 ⑺ 仿真器参数设置。 ⑻ 启动仿真器。 ⑼ 观察仿真结果。 4.1 VHDL程序输入与仿真测试 4.1.6