串行DA实验预习报告.docx

者鹏飞 11300720211 通信工程 30桌 周一下午 5/19/2014 PAGE8 / NUMPAGES8 串行AD实验预习报告 一．实验目的 学习使用串行数模转换芯片TLC5620产生所需模拟电压波形。 二．实验原理 TLC5620是美国德州仪器（TI）公司生产的8位带有高阻抗缓冲输入的4通道D/A转换芯片。可产生单调的、1到2倍于基准电压和接地电压差值的输出。通常情况下TLC5620的供电电压为5V，器件内部集成上电复位功能。通用微处理器通过CLK、DATA、LOAD和LDAC四根控制线可实现对该芯片的控制。 图1 TLC5620管脚封装图 管脚定义为：14、1脚为电源输入和接地；2~5脚四个DAC通道的参考电压输入；6脚为串行数据输入端，且数据在时钟下降沿被读入；7脚为串行时钟信号的输入；8脚串行数据控制器；9~12脚4个通道模拟电压输出；13脚为装载控制器。 TLC549的4种工作时序如图2所示： 图2 TLC5620工作时序一 当LOAD为高电平、LDAC为低电平时，串行数据在CLK每一个下降沿由时钟同步送入DATA端口。一旦8位数据位都送入，LOAD变为低脉冲电平，以便把数据锁存至串行数据寄存器中。由于LDAC为低电平，锁存在串行数据寄存器中的数据自动锁存至所选择的DAC中，更新DAC输出。 图3 TLC5620工作时序二 当LOAD为高电平、LDAC为高电平时，串行数据在CLK每一个下降沿由时钟同步送入DATA端口。一旦8位数据位都送入，LOAD变为低脉冲电平，以便把数据锁存至串行数据寄存器中。接着LDAC变为低脉冲电平，锁存在串行数据寄存器中的数据锁存至所选择的DAC中，更新DAC输出。 图4 TLC5620工作时序三 工作时序三与工作时序一类似，只是11位数据分成两次输入，分别输入3位控制位和8位数据位。中间这段时间要保持CLK为低电平。 图5 TLC5620工作时序四 工作时序四与工作时序二类似，只是11位数据分成两次输入，分别输入3位控制位和8位数据位。中间这段时间要保持CLK为低电平。 三．实验设备及器件 PC机，DP-51PROC单片机综合仿真试验仪。 四．实验内容 1. 实验要求 1.调节B7区的电位器W3，使输出为2.5V，作为REF电压。通过单片机IO口输入10组数据，测量DA的转换结果，并分析其精度。 2.使DAC的通道1产生梯形波、通道2产生方波，周期幅度均相同。 2. 实验设计 实验要求1相对来说较为简单，只要选定相应的工作时序，然后向寄存器写入正确的控制字和数据字，然后调用DAC转换的子程序，就可以完成DAC的转换，由于TCL5620每次转换后数据都是锁存的，LDAC下次的下降沿来临时才会更新输出，所以每次转换完成后就可以用示波器测量转换后的电压，而不用连续进行对同一数字值的转换。 实验要求2要求输出幅度周期均相同的梯形波和方波。方波比较简单，只需要在特定时刻输出高电平或者低电平即可。所以，只要设计实现梯形波的输出。设计梯形波时，可以将其分为三段，上升段、保持段、下降段，其中上升和下降的时间是一样的，保持端可以通过一段延时来实现。因为上升段和下降段要实现电压的爬升和下降，因此需要不断对数字值进行递增或者递减。根据这一设想，首先可以将方波置为低电平，然后梯形波开始爬升，设置一个计数器来记录电压递增的多少，每当电压的数字值加1，计数器就减1.当计数器减为0就可以进行保持段了。在保持段的中间，需要将方波置为与梯形波高电平相同的电平。保持段结束后，同样设置一个计数器，每当电压值减1计数器也减1，直到计数器减为0。这样，一个周期的波形就绘制完成了，然后循环执行这一过程就可以得到幅度相同周期相同的方波与梯形波。一些计数器初值的大小可以根据实际得到的波形进行适当调整。 3. 程序流程图 图3 实验要求1流程图 图4 实验要求2流程图 电路连接图 图5 AD转换硬件连接图 程序清单 5.1 记录10组不同模拟电压的输出值 SCLA BIT P1.6 ;定义串行时钟信号 SDAA BIT P1.7 ;定义串行数据信号 LOAD BIT P3.5 ;定义数据控制器 LDAC BIT P3.4 ;定义装载控制器 VOUTA DATA 30H ;定义数据缓冲区 ORG 8000H ;伪指令，跳转至主函数 LJMP MAIN ORG 8100H ;