数字电路与逻辑设计_徐秀平_第3章_组合逻辑电路答案第三章..ppt

分析下图电路，写出输出Z的逻辑表达式。图中的74LSl51是8选1数据选择器。 用8选1数据选择器74LSl51实现下列函数。(1)F(A,B,C,D)=∑m(1,2,3,5,6,8,9,12)； 降维图法 降维图法 降维图法 4选1数据选择器 真值表 当 ，输出端的逻辑式 推广所有的数据选择器，其输出端的逻辑式可写成 选择输入的二进制代码的位数 二进制代码构成的最小项 数据输入端 在数字系统传输过程中，有时要从一组输入数据中，选择出某一个数据，完成这种功能的逻辑电路称作数据选择器（或称为多路选择开关）。 数据选择器是一个多输入，单输出的组合逻辑电路。 1、数据选择器的设计 例：用小规模电路设计4选1数据选择器 什么是4选1？用开关来表示。 00 01 10 11 在地址码A1A0的控制下，从数据D0～D4中任选一个送到公共输出端Y。 真值表： D3 1 1 D2 0 1 D1 1 0 D0 0 0 Y A0 A1 1 1 1 ≥1 ?3-13题(2) A 3 D D 1 2 D Y 1 D 0 A 0 A B C 4选1数据选择器 Y2 1 ?3-14题(1) 3 D D 1 Y A 1 2 D D 0 A 0 C 8选1数据选择器 Y1 A 2 B A 7 D D 5 6 D D 4 1 0 1、由图得到函数并化简（其中的最小项是ABC变量的最小项） 3-15题类似的题 1、画出函数的卡诺图 2、函数的降维卡诺图 3、画出8选1数据选择器卡诺图 4、对照两卡诺图画出连线图 降维图：将卡诺图的某些变量也作为小方格内的值而得到的新的卡图 记图变量：降维图小方格中的变量 降维方法： ①若F(A、B、C、0)=F(A、B、C、1)=0，则合并的小方格为0; ②若F(A、B、C、0)=F(A、B、C、1)=1，则合并的小方格为1; ③若F(A、B、C、0)=0，F(A、B、C、1)=1，则合并的小方格为D; ④若F(A、B、C、0)=1,F(A、B、C、1)=0,则合并的小方格为 （2）降维图法 * * * * 课件主编：徐 梁 习题解 现代数字逻辑电路 * * 第3章 组合逻辑电路习题 ?3-1题 ?3-3题 功能：奇偶校检电路，计算奇数个1的个数 ?3-4题 1 A 0 A 1 B 0 B 输 入 输出 Y1 0 1 0 1 0 0 1 × × 1 1 1 1 1 0 1 A 0 A 1 B 0 B 输 入 输出 Y2 0 1 0 0 1 1 0 × × 1 1 1 1 0 1 1 A 0 A 1 B 0 B 输 入 输出 Y3 0 1 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 AB AB A=B 4位集成并行进位加法芯片 74HC283简介 管脚图 逻辑符号 扩展：由两片4位加法器扩展成8位加法器 扩展电路 ?3-6题 A 1 A 2 A 3 74 HC 283 （ 1 ) C0 B 1 B 2 B 3 B 4 A 4 C4 S 1 S 2 S 3 S 4 A 1 A 2 A 3 74 HC 283 ( 2 ) C0 B 1 B 2 B 3 B 4 A 4 C4 S 1 S 2 S 3 S 4 = 1 = 1 = 1 Y 8 A 5 A 8 A 7 A 6 = 1 = 1 = 1 = 1 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 = 1 B 5 B 8 B 7 B 6 A 1 A 4 A 3 A 2 B 1 B 4 B 3 B 2 M 则当M＝0时，74HC283(1)：A4＝A8 ，A3＝A7，A2=A6，A1＝A5。74HC283(2)：A4＝A4， A3＝A3， A2＝A2，A1=A1，C0=0,做加法后和为 Y7～Y0=A8A7 A6 A5A4A3A2A1 +B8 B7B6 B5B4 B3 B2B1 =A+B 分析下图所示电路的逻辑功能 ?3-6题 A 1 A 2 A 3 74 HC 283 （ 1 ) C0 B 1 B 2 B 3 B 4 A 4 C4 S 1 S 2 S 3 S 4 A 1 A 2 A 3 74 HC 283 ( 2 ) C0 B 1 B 2 B 3 B 4 A 4 C4 S 1 S 2 S 3 S 4 = 1 = 1 = 1 Y 8 A 5 A 8 A 7 A 6 = 1 = 1 = 1 = 1 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 = 1 B 5 B 8 B 7 B 6 A 1 A 4 A 3 A 2 B 1 B 4 B 3 B 2 M 则当M＝1时，74HC283(1)：A4＝A8?，A3＝A7?，A2=A6?，A1＝A5?。74HC