第三章(1) 门电路---CMOS.pptVIP

2.三态(TSL)输出门电路 1、实现多个逻辑门输出端的线与 集电极开路门的应用 L = AB CD A B C D L1 L2 L R VDD A B C D L L1 L2 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 × 1 逻辑功能：高电平有效的同相三态门 0 1 高阻 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 三态输出门电路逻辑符号 * * 教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、了解逻辑门的主要参数及在应用中的接口问题。 3. 逻辑门电路 1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 TTL系列门 MOS门 平均延迟时间：75ns 平均延迟时间：3~10ns 结构复杂、集成度低 功耗低（0.01mw） 功耗高（2~20mw ） 开关速度较快 结构和制造工艺简单容易实现高密度制作 开关速度稍低 在大规模的集成电路中，主要采用的是CMOS电路。 3.1.2 逻辑门电路的一般特性 1. 输入和输出的高、低电平 v O v I 驱动门 G 1 负载门 G 2 1 1 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIH(min) 输出低电平的上限值 VOL(max) 输出 高电平 + V DD V OH ( min ) V OL ( max ) G 1 门 v O 范围 v O 输出 低电平 输入 高电平 V IH ( min ) V IL ( max ) + V DD G 2 门 v I 范围 输入 低电平 v I 驱动门 负载门 VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。 负载门输入高电平时的噪声容限： VNH =VOH(min)－VIH(min) 2.噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力. 1 驱动门 v o 1 负载门 v I 噪声 0 1 0 3.1.2 逻辑门电路的一般特性 驱动门 负载门 VNL —当前级门输出低电平的最大值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限： VNL =VIL(max)－VOL(max) 1 驱动门 v o 1 负载门 v I 噪声 1 0 1 0.9 2.1 8 7 tPLH或tPHL(ns) 74AUC VDD=1.8V 74LVC VDD=3.3V 74HCT VDD=5V 74HC VDD=5V 类型 参数 3.传输延迟时间 传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波 形的作用下，其输出波形相对于输入 波形延迟了多长的时间。 CMOS电路传输延迟时间 t PHL 输出 50% 90% 50% 10% t PLH t f t r 输入 50% 50% 10% 90% 3.1.2 逻辑门电路的一般特性 4. 功耗 静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。 5. 延时?功耗积 是速度功耗综合性的指标.延时?功耗积，用符号DP表示 扇入数：取决于其输入端的个数。 6. 扇入与扇出数 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗 3.1.2 逻辑门电路的一般特性 1 0 1 1 1 电流方向? 灌电流 IIL IOL IIL … 1 n个 = nIIL 驱动门的所带负载分为灌电流负载和拉电流负载两种情况: （a)带灌电流负载 扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 3.1.2 逻辑门电路的一般特性 负载门 驱动门 0 1 1 1 0 电流方向? 拉电流 IIH IOH … 1 n个 = nIIH (b)带拉电流负载 IIH