西电组成原理_Lecture01 (2).pptVIP

* * A、B * * A：6/20=30% * C、C * C、D * A 98H=152D Tag(6bit)，Index(9bit)，块内地址(5bit) * * 如果尾数用原码表示，则： ② 两浮点数相乘，1/4≤|商的尾数|＜1，不需右归；若需左规，只需一次。 ③ 两浮点数相除，1/2＜|商的尾数|＜2，不需左规；若需右归，只需一次。 * 如果尾数用原码表示，则： ② 两浮点数相乘，1/4≤|商的尾数|＜1，不需右归；若需左规，只需一次。 ③ 两浮点数相除，1/2＜|商的尾数|＜2，不需左规；若需右归，只需一次。 * B、C * B * B * D * * * * D、B * B、C * D * C、A、C * B、D 100h+1000(1-h)≤115，h≥98.333%，选99%。 * B、B * * 集中刷新、分散刷新、异步刷新 * B、B * D * * * * * * * * D、C (2T×80)/(2T×60) * D T=200ns，τ=200ns/4=50ns。 * C * * * * * D、B * B、D * B、C * D、D * A、C * C 反码；移码、补码：D D * C、C * C、C * B、B、B * C * C * C * C、C * 68=64+4; 80=64+16 (1) A: BCH B: B0H (2) C: 6CH OF=1;SF=0;CF=1 (3) D: 0CH OF=0;SF=0;CF=1 * ①④永真。 * B * C、B * C、D、C * C * A * B * B、D * D、B 浮点数：-1×297 原码：-7×167=-7×228 补码：-228 移码：正数 X=-0.87510*21=-0.1112*21=1.001补*21=1.100补*22 Y=0.62510*22=0.1012*22 1.100+1.011=10.111 * C、C 只有浮点数对阶、右规时才舍入。 * A -265.625=-(256+9+0.625)=-100001001.1012=-0001 0000 1001.10102=-109.A16=-0.109A16×163 1 1000011 尾数 * * * * * * * 主存与Cache内容的一致性问题 写回法 Cache命中 → 只修改Cache → Cache中该块需替换，则写回主存。 Cache不命中 → 该块从主存拷贝至Cache 全写法（写直达法） Cache命中 → 写Cache，同时写主存。 Cache不命中 → 直接写主存 → WTWA法(写分配法): 取主存块到Cache。 WTNWA法(写不分配法):不取主存块到Cache。 Cache、主存一致性好；速度慢。 访问 src[0][0] dst[0][0] src[0][1] dst[1][0] src[1][0] dst[0][1] src[1][1] dst[1][1] 块0 src0 dst0 src0 src0 src0 dst0 dst0 dst0 块1 dst1 src1 src1 src1 dst1 命中？ m m m m m m h m * src[0][0], src[0][1] src[1][0], src[1][1] dst[0][0], dst[0][1] dst[1][0], dst[1][1] 主存 块0 块1 Cache 0～7 8～15 16～23 24～32 地址 for(i=0;i2;i++){ for(j=0;j2;j++){ dst[j][i]=src[i][j];}} 3.6 高速缓冲存储器(Cache)：综合应用（天勤2） (1) 时间t 访问 src[0][0] dst[0][0] src[0][1] dst[1][0] src[1][0] dst[0][1] src[1][1] dst[1][1] 块0 src0 src0 src0 src0 src0 src0 src0 src0 块1 src1 src1 src1 src1 块2 dst0 dst0 dst0 dst0 dst0 dst0 dst0 块3 dst1 dst1 dst1 dst1 dst1 命中？ m m h m m h h h * src[0][0], src[0][1] src[1][0], src[1][1] dst[0][0], dst[0][1] dst[1][0], dst[1][1] 主存 块0 块1 Cache 0～7 8～15 16～23 24～32 地址 3.6 高速缓冲存储器(Cache)：综合应用（天勤2） (2) 块2 块3 for(i=0;i2;i++){ for(j