电子技术基础 数字部分(第六版) 康华光第8章CPLD和FPGA共3节.ppt

8. CPLD和FPGA 8.1 复杂可编程逻辑器件(CPLD)简介 8.2 现场可编程门阵列(FPGA) 8.3 可编程逻辑器件开发过程简介简介 8.1 复杂可编程逻辑器件(CPLD)简介 1. 逻辑块 2. 可编程内部连线 3. I/O单元 8.1 复杂可编程逻辑器件(CPLD)简介 与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元； 每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。 CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件; 1. 逻辑块 逻辑块是CPLD实现逻辑功能的核心模块。 逻辑块 内部 的可 编程 连线 区 I/O 单元 乘积项 阵列 乘积项 分配 宏单元 Macro cell PI 通用的CPLD器件逻辑块的结构 （1）可编程乘积项阵列 （2）乘积项分配和宏单元 GAL中的乘积项是固定的，对应一个宏单元。但逻辑块中的乘积项可以编程，分配到不同的宏单元。灵活性大大提高。 CPLD中的宏单元与GAL中的类似。 2. 可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。 连线区的可编程连接一般由E2CMOS管实现。 可编程连接原理图 内部连线 宏单元或 I/O 连线 E 2 CMOS 管 T 当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。 I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。 3. I/O单元 数据选择器提供OE号。 OE=1, I/O引脚为输出 8.2 现场可编程门阵列(FPGA) 8.2.1 FPGA实现逻辑功能的基本原理 8.2.2 FPGA结构简介 8.2 现场可编程门阵列(FPGA) CPLD用可编程“与-或”阵列实现逻辑函数。编程基于E2PROM或快闪存储器。 FPGA是用查找表(LUT)实现逻辑函数。复杂函数使用众多的LUT和触发器实现。编程基于SRAM。 编程 8.2.1 FPGA实现逻辑功能的基本原理 LUT是FPGA实现逻辑函数的基本单元。2输入LUT可实现任意2变量组合逻辑函数。 4个SRAM存储单元 目前FPGA中的LUT大多是4~5个输入，1个输出。当变量数超过一个LUT的输入数时，需要将多个LUT扩展使用。 LUT扩展--用2输入LUT实现函数 F1=AB F2=BC F=F1+F2 在LUT的基础上增加触发器便可实现时序电路。 8.2.2 FPGA结构简介 FPGA包括：可编程逻辑块、可编程互联开关、可编程I/O模块。 逻辑块 互联开关 I/O 1. 可编程逻辑块 4输入LUT D触发器 可编程数据选择器 Q1nQn0 Q1n+1(D1) Q0n+1(D0 ) 00 01 01 10 10 11 11 00 2位二进制状态转换表 用可编程逻辑块实现2位二进制计数器。 2. I/O块 输出 控制 输入 将引脚编程为输入、输出和双向功能。 3. 可编程连线资源 可编程开关实现逻辑块与逻辑块之间，逻辑块与连线之间，逻辑块与I/O之间等的连接。 纵横交叉互联开关 两种典型的互联开关结构如图。 6路互联开关 8.3 可编程逻辑器件开发过程简介 根据要求设计逻辑电路 用原理图或HDL描述输入计算机 电路图连线检查。逻辑化简、优化 逻辑功能仿真。不满足要求需重新设计 根据特定芯片，生成编程数据 包含延时信息的时序仿真 将编程数据写入芯片 可编程器件的一般开发过程 8.3 可编程逻辑器件开发过程简介 CPLD采用CMOS E2PROM工艺制造，编程后，即使切断电源，其逻辑也不会消失，且可以在系统编程（ISP特性）。 FPGA的LUT由数据选择器和SRAM构成，切断电源后，其逻辑会消失。所以FPGA需要外部的PROM保存编程数据。每次通电，自动将PROM中的编程数据装载到FPGA中。 为什么FPGA需要编程数据装载？ 计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与芯片连接。 将电缆接到计算机的并行口（现在下载板多用USB接口），通过编程软件发出编程命令，将编程数据文件中的数据下载到芯片。 编程条件 （1）微机；（2） CPLD编程软件； （3）专用编程电缆。