集成与新型器件.ppt

大规模集成电路基础 集成器件 微电子集成器件 8 PN结特性总结 引言 3)MOS晶体管 场效应 通过加在半导体表面上的垂直电场来调制半导体的电导率的现象。 MOSFET结构 二,晶体管组成逻辑电路 双极型集成电路（bipolar integrated circuit）：以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。 双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。按功能可分为数字集成电路和模拟集成电路两类。在数字集成电路的发展过程中，曾出现了多种不同类型的电路形式，典型的双极型数字集成电路主要有晶体管-晶体管逻辑电路(TTL)，发射极耦合逻辑电路(ECL)，集成注入逻辑电路(I2L)。TTL电路形式发展较早，工艺比较成熟。ECL电路速度快，但功耗大。I2L电路速度较慢，但集成密度高。 同金属-氧化物-半导体集成电路相比，双极型集成电路速度快，广泛地应用于模拟集成电路和数字集成电路。 在半导体内，多数载流子和少数载流子两种极性的载流子（空穴和电子）都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路。 双极型集成电路是最早制成集成化的电路，出现于1958年。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。它包括数字集成电路和线性集成电路两类。 由晶体管和串接在晶体管基极上的电阻组成以实现“或非”逻辑操作的单元门电路，简称RTL电路。RTL电路的每一个逻辑输入端各有一个晶体管，每一输入级晶体管基极串接一个等值电阻，全部晶体管共发射极并联接地，集电极直接耦合，有一个公共负载电阻为输出端，实现“或非”逻辑操作。 　 RTL电路结构简单，元件少。RTL电路的严重缺点是基极回路有电阻存在，从而限制了电路的开关速度，抗干扰性能也差,使用时负载又不能过多。RTL电路是一种饱和型电路，只适用于低速线路，实际上已被淘汰。为了改善RTL逻辑电路的开关速度,在基极电阻上再并接一个电容，就构成了电阻-电容-晶体管逻辑电路（RCTL）。有了电容，不仅可以加快开关速度，而且还可以加大基极电阻，从而减小电路功耗。但是，大数值电阻和电容在集成电路制造工艺上要占去较大的芯片面积，而且取得同样容差值的设计也比较困难。因此，RCTL电路实际上也没有得到发展  DTL电路是继 RTL电路之后为提高逻辑电路抗干扰能力而提出来的。DTL电路在线路上采用了电平位移二极管,抗干扰能力可用电平位移二极管的个数来调节。常用的 DTL电路的电平位移二极管，是用两个硅二极管串接而成，其抗干扰能力可提高到1.4伏左右（见二极管-晶体管逻辑电路）。 TTL逻辑电路是在DTL逻辑电路基础上演变而来，于1962年研制成功。为了提高开关速度和降低电路功耗,TTL电路在线路结构上经历了三代电路形式的改进(见晶体管-晶体管逻辑电路)在TTL电路上制备肖特基势垒二极管,把它并接在原有晶体管的基极和集电极上，使晶体管开关时间缩短到1纳秒左右；带肖特基势垒二极管箝位的TTL门电路的平均传输延迟时间达2～4纳秒。 肖特基势垒二极管-晶体管-晶体管逻辑电路(STTL)属于第三代 TTL电路。它在线路上采用了肖特基势垒二极管箝位方法，使晶体管处于临界饱和状态，从而消除和避免了载流子存储效应。与此同时,在TTL电路与非门输出级倒相器的基极引入晶体管分流器，可以改善与非门特性。三极管带有肖特基势垒二极管，可避免进入饱和区，具有高速性能；输出管加上分流器，可保持输出级倒相的抗饱和程度。这类双极型集成电路，已不再属于饱和型集成电路，而属于另一类开关速度快得多的抗饱和型 晶体管处于饱和区（开态）的主要特点是发射结正偏，集电极也是正偏（或零偏），集电极电流接近饱和值，基本上不随输入电流变化。称为集电极回路饱和电流。饱和态的集电极与发射极之间的压降很小，记为，它称为晶体管的饱和压降Vces=0.3V 肖特基(Schottky)型TTL：将晶体管全部改为采用肖特基晶体管的TTL(图2.8)。肖特基晶体管是一种在集-射极间加有肖特基二极管的晶体管，肖特基二极管的切入电压约0.3V，晶体管的约0.7V，而晶体管之饱和电压，故晶体管之下降至0.4V时，被肖特基二极管分流不再进入晶体管基极，因此肖特基晶体管不会进入饱和区，所以交换速率较快。 上图中的Q3与Q2,Q1或构成差动放大器，若Q2、Q1之输入逻辑电位为[0]，则Q2、Q1截止，使得C2电压为0V，此时共射极电流Ie全部流经Q3， 300Ω的电压降为0.845V，C3电压为0-0.845V