锁相环PLL原理与应用.ppt

锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、鉴相器（PD） 三、压控振荡器（VCO） 四、环路滤波器（LPF） 五、固有频率ωn和阻尼系数? 的物 理意义 六、同步带和捕捉带 第二部分：锁相环实验 实验一、PLL参数测试 一、压控灵敏度KO的测量 二、鉴相灵敏度Kd的测量 三、环路开环增益（KH）的测量 四、同步带和捕捉带的测量 五、 ωn、ξ的测量 实验二、PLL应用实验 一、PLL频率合成器实验 二、PLL调频（FM）解调 三、锁相式双音多频信号（DTMF）解码器 四、 PLL 数字调谐实验 五、设计5 / 6分频器 实验目的 通过上述实验，使大家对由模拟电路、数字电路组成的硬件系统的设计、电路的搭接、故障的分析判断、故障的排除得到一次锻炼。 第一部分：锁相环基本原理（P1） 一、锁相环基本组成 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成 二．鉴相器（PD） Ud = Kd *?θ Kd 为鉴相灵敏度 三．压控振荡器（VCO） （P2） ωo（t）= ωom + K0 UF（t） K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。 四、环路滤波器，这里仅讨论无源比例积分滤波器 其传递函数为： 式中：τ1 = R1 C τ2 = R2 C 当锁相环处于锁定状态时，鉴相器（PD）的两输入端一定是两个频率完全一样但有一定相位差的信号。如果它们的频率不同，则在压控振荡器（VCO）的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（一个是锁相环的输入信号Vi, 一个是压控振荡器的输出信号Vo）的频率完全一样，则环路系统处于稳定状态。 五、系统的固有频率ωn和阻尼系数? 的物理意义 （P3） 一个ＲＬＣ串联电路，当输入端加一个阶跃电压时，输出端电压变化有三种可能 当锁相环的输入信号的相位有一个阶跃跳变时，输出信号相位的变化也有三种情况 ωn、ξ就是指欠阻尼振荡时的振荡频率和和阻尼系数 六、锁相环的同步和捕捉 同步状态：锁相环的输出频率（或VCO的频率）ωo能跟踪输入频率ωi的工作状态，称为同步状态（或锁定状态），在同步状态下，始终有ωo = ωi。这时如果用示波器观察Vi与Vo,即使单路触发，两个波形都是清晰稳定的。 同步带：在锁相环保持同步的条件下，输入频率ωi的最大变化范围，称为同步带宽，用?ωH 表示。超出此范围，环路则失锁。 捕捉带 失锁时，ωo?ωi，如果从两个方向设法改变ωi，使ωi向ωo靠拢，进而使?ωo =（ωi－ωo）?，当?ωo小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带?ωp。 同步带?ωH，捕捉带?ωp 和VCO 中心频率ωo的 关系 实验原理及步骤 P（4） CD4046原理图 实验一、PLL参数测试（P5） 一、压控灵敏度KO的测量 二、鉴相灵敏度Kd的测量。 三、环路开环增益（KH）的测量 当鉴相器比较两同相信号时，UF = 0，VC0振荡于fmin; 当鉴相器比较两反相信号时，UF = VDD，VCO振荡于fmax 在理想情况下 KH = 2(fmax - fmin) 同步带的测量 调信号源（图11）频率约为４０４６Ａ的中心频率。示波器分别测Ui和Uo，并以Ui作为示波器的触发同步信号，频率计测Ui，这时示波器可显示两个稳定的波形，即Ui和Uo是锁定的。在一定范围内缓慢改变信号源频率，可看到两个波形的频率同时变化，且都保持稳定清晰，这就是跟踪。 但当信号源频率远大于（高端）或远小于（低端）４０４６Ａ的中心频率时，Ui波形还保持稳定清晰，但Uo不能保持稳定清晰，这就是失锁。记下刚出现失锁时的Ui频率即高端频率fHH和低端频率fHL，则同步带ΔfH　＝　fHH－fHL　。由于我们用的是PD1，是异或门相鉴器，当Ui和Uo为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定 捕捉带的测量 环路失锁后，缓慢改变信号源频率， 从高端或低端向４０４６Ａ的中心频率靠近，当信号源频率分别为fＰH和fＰL时，环路又锁定。则环路捕捉带ΔfP　＝　fPH－fPL。 ωn、ξ的测量 P（8） ωn、ξ的实际测量波形 实验二、PLL应用实验P（9） 1）1KHZ标准信号源 用CMOS与非门和4M晶体组成 4MHz振荡器。图中