超深亚微米lC设计中的天线效应.pdf

超深亚微米lC设计中的天线效应 李蜀霞刘辉华赵建明何春 (电子科技大学电子电子科学技术研究院成都610054) 摘要：本文主要分析了超深亚微米集成电路设计中天线效应产生机理及其消除方法，同时还给出了天 线比率的具体计算方法。将这些方法应用于雷达信号处理SOC芯片后端设计中，解决了设计中存在的 天线效应问题，保证了一次流片成功。 关键词：天线效应；栅氧；超深亚微米 Antennain EffectVDSMIC Design LIHu。。xia ZHAO HE LIUHui—。hua Chun Jian—。ming and (ResearchInstituteofElectronicScience ofUESTC 610054) Technology ChengDu the methodsof Effectin sub— Abstract：The mechanismandelimination ProcessAntenna paperanalyzed Ultra—deep methodswere in“CCOMP micronIC theantennaratiocalculationmehod．Andthese adopted design，alsoprovided Radar SOC”layoutdesignsuccessfully． Key words：PAE；gate-oxide；VDSM 1 前言 越小，金属的层数越来越多，发生天线效应的可能性 就越大。 在半导体技术进人超深亚微米(VDSM)级别 时，可靠性设计就成为新一代集成电路设计和制造 2天线效应的产生 工艺不得不面对的一个重大挑战。本文就可靠性设 计的一方面——天线效应作具体分析。 在深亚微米集成电路加工工艺中，经常使用了 在芯片生产过程中，暴露的金属线或者多晶硅 etch— 一种基于等离子技术的离子刻蚀工艺(plasma ing)。此种技术适应随着尺寸不断缩小，掩模刻蚀分 (polysilicon)等导体，就象是一根根天线，会收集电 荷(如等离子刻蚀产生的带电粒子)导致电位升高。 辨率不断提高的要求。但在蚀刻过程中，会产生游离 天线越长，收集的电荷也就越多，电压就越高。若这 电荷，当刻蚀导体(金属或多晶硅)的时候，裸露的 片导体碰巧只接了MOS的栅，那么高电压就可能把 导体表面就会收集游离电荷。所积累的电荷多少与 薄栅氧化层击穿，使电路失效，这种现象我们称之为 其暴露在等离子柬下的导体面积成正比。如果积累 “天线效应”。随着工艺技术的发展，栅的尺寸越来 了电荷的导体直接连接到器件的栅极上，就会在多 万方数据 晶硅栅下的薄氧化层形成F—N隧穿电流泄放电荷， 刻出通孑L。在通孑L刻蚀完成时，通孔下层的导体层直 当积累的电荷超过一定数量