固态照明白光led技术研讨会-金属工业研究发展中心.docVIP

3DIC關鍵技術_Thin Wafer Handling研討會 隨著製程技術微縮至奈米後，晶片內邏輯閘數急速上升，信號接腳數目變多，電晶體接線愈來愈多，晶片設計的複雜度及損壞風險不斷的上升，且32奈米以下的先進製程技術投資過於昂貴，技術難以突破，讓原以兩年為世代週期的摩爾定律，未來在32奈米以下的世代交替週期時間將會拉長，並抬高成本，為了能滿足電子產品低成本、高效率、低功耗、輕薄短小等多重需求，整合3D Package及矽穿孔電極技術 （Through Silicon Via, TSV）的三維堆疊式晶片（3 Dimension Stacked IC, 3D IC）技術，既可符合消費性電子產品市場多樣化需求，並有效擴增半導體產業界的獲利能力，將可望替全球半導體開創新局，躍居下世代半導體主流。 在3D IC的核心技術方面，包含有（1） 薄晶圓技術（Wafer Thinning Handling）；（2） 矽穿孔技術（TSV Formation）；（3） 晶片接合技術（Bonding）。其中薄晶圓技術瓶頸主要為晶片研磨(thinning)及晶片承載（Wafer Handling）兩部分。晶片薄化可降低整個堆疊架構的厚度，晶片承載主要希望在進行薄化製程時不會破損，而且在安全完成薄化與後續高溫與化學製程的所有製程後，尚須能將薄晶圓取下，進行後續的切割與接合製程，但薄晶片會提升製程的困難度，