基于DDS和PLL的低相噪频率合成器的优化设计-微电子学与固体电子学专业论文.docxVIP

独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已 经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确 方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留 并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授 权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采 用影印、缩印或扫描等复制手段保存和汇编本学位论文。 本论文属于 保密□，在 年解密后适用本授权书。 不保密□。 (请在以上方框内打“√”) 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 华 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 随着现代社会计算机技术的不断发展，网络通信的工作量日益增大，这对现代通信 系统而言是一个巨大的挑战，大量的信息传递和通道的并行对通信设备提出了很高的要 求。物联网、雷达和测试仪器等各方面的发展都需要一个性能优异的频率合成器提供信 号源，对频率源的频带范围、相噪和杂散表现、频率稳定度以及跳频时间都提出了更高 的要求。信息化时代带动通信产业的不断发展，频率源作为电子通信系统中的关键模块， 拥有着巨大的市场需求和广阔的发展前景。这也促使工程师们对其性能进行不断地提升 和完善。 本文首先介绍了频率合成技术的相关理念、实现方式以及锁相式频率合成技术的国 内外发展情况和研究背景。简单阐述了锁相环结构的基本理论，并分析了其相位噪声和 杂散特性。之后，基于现有的 DDS 模块研究讨论了多种 DDS+PLL 的优化方案，包括 DDS 与 PLL 环外混频、DDS 与 PLL 环内混频、DDS 直驱 PLL 和 DDS 直驱结合内插的 结构，并确定了初步的技术方案，针对此结构滤波困难的问题，相应设计了一个预锁定 结构来辅助锁定，改变主环反馈频率便于滤波处理。在兼顾成本和系统复杂度的基础上， 最终确立了采用具备双环结构的 DDS 与 PLL 环内混频方案。 根据确立的方案进行合理的器件选型、仿真设计，参考芯片的数据手册搭建了完整 的电路原理图，完成了 PCB 版图的绘制，并逐步焊接与完成了系统的制作。最后的测 试表明，所制作的频率源具有优异的相位噪声表现，在 10kHz 频偏处的相位噪声优于 -115dBc/Hz，杂散抑制优于-67dBc，后续针对系统输出频率范围和锁定时间的不足提出 了改进建议。 关键词：频率源 锁相环 辅助锁定 低杂散 低相位噪声 II II Abstract With the development of computer technology in modern society, the workload of network communication is increasing day by day, which is a huge challenge in terms of modern communication systems, especially for frequency stability and accuracy of communications equipment. Development of IoT, radar, test equipment and other aspects will need a high performance frequency synthesizer to provide the signal source, which proposed higher requirements for frequency range, phase noise and spurious performance, frequency stability and time hopping of the frequency synthesizers. Based on the development of information and communication industry, the frequency synthesizers, as a key module of the electronic communication system, has a huge market demand and broad development prospects, which makes engineers to carry o