第二章_单片机的硬件结构.pptVIP

* * 图2-8 P0口某一位的位电路结构 数据输出的锁存器，用于数据位的锁存。 两个三态的数据输入缓冲器，分别是用于读锁存器数据的输入缓冲器BUF1和读引脚数据的输入缓冲器BUF2。 多路转接开关MUX，一个输入来自锁存器的 端，另一个输入为地址/数据信号的反相输出。MUX由“控制”信号控制。 Q 数据输出的控制和驱动电路，由两个场效应管（FET）组成。 1．位电路结构 * 2．工作过程分析（P0口用作地址/数据总线） 输出时： （1） 与门处于开启状态 1 0 X P0.x引脚输出为1 地址/数据信息为1时 * 2．工作过程分析（P0口用作地址/数据总线） 输出时： （1） 与门处于开启状态 0 1 X P0.x引脚输出为0 地址/数据信息为0时 * 2．工作过程分析（P0口用作地址/数据总线） 输入时： （0） 与门处于截止状态 X 从外部存储器读入信息 P0口作为地址/数据复用方式访问外部存储器时，CPU自动向P0口写入FFH，使下方场效应管截止。从外部存储器输入的数据信息直接由P0.x引脚通过输入缓冲器BUF2进入内部总线。 1 0 1 X * 2．工作过程分析（ P0口用作通用I/O口） （0） 与门处于截止状态 X P0口作输出口时： P0口输出电路为漏极开路输出。 1 0 X 输出1时： 必须外接上拉电阻才能有高电平输出； 输出0时： 下方场效应管导通，