触发器的电路结构与工作原理.pptVIP

从电路结构形式的角度，要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。 建立起两个概念： ① 现态和次态的概念； 现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示 。 次态：触发器接收输入信号之后的状态，叫做次态， 用Qn+1 表示。 （2）工作原理（内部原理分析） （2）工作原理 （2）工作原理 （2）工作原理 * 5.1.2 同步RS触发器 逻辑符号 电路结构 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 2、工作原理 CP=1 D D 1 若Q3=1， Q4=0 1 0 0 置1维持线 1 1 SD=RD =1 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 置0阻塞线 可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持—阻塞触发器因此而得名。 3、触发方式 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。 5.1.4 边沿触发器 逻辑符号 一、 维持阻塞D触发器 4、 逻辑功能 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 特性方程 Qn+1=D 状态转换图 D 5.1.4 边沿触发器 一、 维持阻塞D触发器 工作波形 D 触发器的逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 维持阻塞D触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前 瞬间输入信号D。 5.1.4 边沿触发器 一、 维持阻塞D触发器 二、 由传输门组成的CMOS主从D触发器 逻辑符号 用CMOS逻辑门和CMOS传输门组成的主从D触发器。图中，G1、G2和TG1、TG2组成主触发器，G3、G4和TG3、TG4组成从触发器。CP和为互补的时钟脉冲。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。 5.1.4 边沿触发器 1．电路结构 二、 由传输门组成的CMOS主从D触发器 逻辑符号 2.工作原理： (1) CP正跳变后： TG1导通，TG2截止——输入信号D 送入主触发器Q，。 TG3截止，TG4导通——从触发器维持在原来的状态不变。 5.1.4 边沿触发器 二、 由传输门组成的CMOS主从触发器 逻辑符号 2.工作原理： (2) CP负跳变后： TG1截止，TG2导通——主触发器维持原态不变。 TG3导通，TG4截止——主触发器的状态送入从触发器使Q状态变化。 5.1.4 边沿触发器 可见，该触发器是在利用4个传输门交替地开通和关闭将触发器的触发翻转控制在CP下跳沿到来的一瞬间，并接收CP下跳沿到来前一瞬间的D信号。 3. 由传输门组成的CMOS主从触发器 （2） D触发器的逻辑功能 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 特性方程 Qn+1=D 状态转换图 触发方式：在CP高电平期间存储信号，CP的负跳沿触发翻转. 5.1.4 边沿触发器 （2） D触法器的逻辑功能 CP D Q 5.1.3 主从触发器 3. 由传输门组成的CMOS主从触发器 工作波形 逻辑符号 例 1：高速CMOS边沿D触发器74HC74电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。 直接（异步）输入端 5.1.4 边沿触发器 1. 集成主从RS 触发器(TTL集成主从RS触发器74LS71 ) 逻辑符号 引脚分布图 5.2 集成触发器 74LS71为多输入端的单RS触发器，它有3个R端和3个S端，3个R端之间是与逻辑关系，3个S端之间也是与逻辑关系，1R = R1·R2·R3，1S = S1·S2·S3。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。74LS71为主从型触发器，CP下跳沿触发。 主从RS 触发器74LS71功能表 逻辑符号 定 不 H H H H H L H L H H L H L H H H Qn Qn L L H H H L × × × L H L H × × × H L Q Q 1R 1S 时钟CP 清零 RD 预置SD 输出 输 入 5.2 集成触发器 * 2. 集成主从JK触发器---HC76 逻辑符