一门电路逻辑功能及逻辑变换.PPTVIP

实验五 计数、译码及显示 * 一、实验目的 1. 熟悉集成计数器的逻辑功能。 2. 掌握计数、译码、显示电路的工作原理及其应用。 二、实验仪器 1．示波器 1台 2．模拟数字电路实验箱 1台 3．器件 74LS00 二输入端四与非门 1片 74LS90 异步十进制计数器 2片 74LS248 七段显示译码器 1片 三、实验原理 1．中规模集成异步计数器74LS90 74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 通过不同的连接方式，74LS90可以实现四种不同的逻辑功能：而且还可借助R0(1)、R0(2)对计数器清零，复0时，R0(1)、R0(2)均接高电平（或悬空）；借助S9(1)、S9(2)将计数器置9，置9时，S9(1)、S9(2)均接高电平（或悬空）。 2. 译码及显示 计数器输出端的状态反映了计数脉冲的多少，为了把计数器的输出显示为相应的数，需要接上译码器和显示器。计数器采用的码制不同，译码器电路也不同。 二——十进制译码器用于将二——十进制代码译成十进制数字，去驱动十进制的数字显示器件，显示0—9十个数字，由于各种数字显示器件的工作方式不同，因而对译码器的要求也不一样。集成译码器74LS248为8421码的七段译码器，它将QA、QB、QC、QD 所表示的8421BCD码译成七段码（a、b、c、d、e、f、g）输出，用以驱动七段显示器，以显示十进制数。 四、实验内容及步骤 集成计数器74LS90功能测试。 （1）74LS90是异步二——五——十进制计数器集成芯片，用它构成二进制计数器并进行逻辑功能验证，实验线路如图5-4所示，波形记录表格如表5-2所示。 图5-4 表5-2 QA CPA （2）用74LS90构成五进制计数器并进行逻辑功能验证。 实验线路如图5-5所示，波形记录表格如表5-3所示。 图5-5 表5-3 QD CPB （3）用74LS90构成8421BCD码的十进制计数器并进 行逻辑功能验证。 图5-6 在单脉冲源的作用下8421BCD码计数器用指示灯验证逻辑功能的实验线路如图5-6所示及记录表格如表5-4所示。 表5-4 0 1 2 3 4 5 6 7 8 9 QD QC QB QA C P 输出 脉冲 （4）将步骤(3)的计数器输出QD、QC、QB、QA 接到显示 器上，构成的记数、译码、显示实验电路如图5-7所示， 实验结果记录在表5-5中。 图5-7 表5-5 显示字形 10 9 8 7 6 5 4 3 2 1 0 单脉冲输入(个) （5）任意进制计数器设计方法 采用反馈复位法，可用74LS90构成任意进制计数器。如图5-8（a）所示是用74LS90实现的九进制计数器，图5-8（b）是波形图。 图5-8 *