高速PCB设计指南.pdf

高速 PCB 设计指南 2002 年 7 月 技术说明 TN1033 序言 背板是一个典型电子系统中各模块间进行物理连接的部分，复杂系统依赖于背板上的连线、走线和连接器来处 理大量的高速数据流。多个背板模块间的通信受到板上诸如连接器、走线长度、过孔、终端等诸多部件的阻抗、电 容、电感参数的影响。对设计一个分布式负载的高性能的背板，一个极为重要的因素是了解如何进行设计来保证良 好的信号完整性。 本文介绍了几种拓扑连接结构间的基本区别，及在背板设计时所需要考虑的不同因素，尤其是通过背板以点对 点的传输线方式进行连接时的关键之处，包括 PCB 走线的结构、过孔、器件封装以及背板连接器。我们还为设计 人员提供了一个 PCB 设计检查表。我们还进行了一些关于频率方面的讨论并给出一些建议。最后介绍了莱迪思的 FPSC 产品线和它的高速背板接口，它们通过 CML 差分接口提供高达 3.7Gbps 的串行数据流。 背板拓扑结构及介绍 目前背板设计中主要采用三种不同的系统互连拓扑结构：多对多、一对多、点对点。传统上系统会采用多对多 或一对多方式，可以在多个器件间提供高效的互连和通信，如图 1。 图 1 ：多对多背板结构 然而，这种拓扑结构对数据速率有严重影响，每个网络在卡与背板连接的地方会存在 T 型接口或者叫分枝，这 些 T 型口会导致传输线的不连续性和背板信号路径上的不匹配。因此我们会在卡与背板连接处看到较大的信号反 射，这种反射会来回传播较长时间，在高速情况下严重损害信号完整性。通常情况下的解决方法是对每传送一个比 特信号后，等待其反射信号的逐渐衰减，但这又限制了信号的速率。因此多对多或一对多拓扑结构的速度极限在 100 Mbps ，当物理走线长度和卡的插槽增加时，这一极限将减少至 10 Mbps 。 点对点的结构避免了上面说的信号路径上的分叉，消除了信号反射，大大提高了最大数据速率。运用仔细的设 计方法，这一类背板连接最高可工作在 3Gbps 以上。 1 tn 1033_01 莱迪思半导体公司 高速 PCB 设计指南 该方法的缺点在于背板上的走线及插卡上的接口数目将增加。对一个多点连接的背板，在 n 个插卡间的单一连 接原来只要一根线，现在需要增加到 n(n- 1)个单向连接。每个插卡需要提供 n- 1 个收和 n-1 个发来满足完全的系统 互连。图2 是一个由四个插卡组成的完整系统互连结构。 图 2 ：四插卡的点对点互连结构 每个插卡提供了三个接收和发送端，每个带箭头的线代表了背板上的点对点连线。 现代通信设备对 PCB 模块间的高带宽连接提出了越来越高的要求，快速发展的IC 技术，如数吉比特的处理、 驱动能力，也使点对点的背板互连成为目前新硬件系统拓扑结构的首选。这种拓扑结构对并行和串行数据方式均适 用。莱迪思提供了数款 IC 器件，带有多个端口，支持 Gbps 的背板驱动能力，这些会在本文稍后部分介绍。文章的 其他部分会主要集中在点对点背板连接的PCB 设计方面。 点对点背板信号路径结构 典型的点对点拓扑结构是从一块卡的发送器件通过背板到另外一块卡的接收器件的简单的单路径连接。参见 图3 。 图 3：连接的物理结构 点对点连接上的所有部分串行相连构成单一信号路径，每部分可视为一传输线段，理想情况下，通过控制并匹 配各段的阻抗特性可提供一个一致的电信号路径。信号沿该路径传播而没有反射。在接收端加上与传输线阻抗特性 一致的终端电阻，就可以在发送和接收器件间提供一个无畸变的最大带宽的数据连接通道。 图3 中的各部分还可被细分为子模块，如对信号路径影响最大的PCB 传输线部分可再分为：金属连线、介质层、 地线层及层间过孔，它们每一个都是信号路径的重要组成部分，如果不慎重设计，会引起走线的不连续性和信号反 射。图 3 中的每部分及它们中的子模块会在下面继续讨论。