- 1、本文档共19页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Tau™ 2 Electrical
Interface Description
Document (IDD)
October, 22 2013
Document Number: 102-PS242-41
Version 131
102-PS242-41, Tau 2 Electrical IDD, Rev. 131
Table of Contents
1 Document 3
1.1 Revision History 3
1.2 Scope 3
2 References 3
2.1 FLIR Website / Contact Information 4
2.2 FLIR Systems Documents 4
2.3 External Documents 4
2.4 Acronyms / Abbreviations 4
3 Electrical Interface Requirements 6
3.1.1 Interface Connector 6
3.1.2 Power Interface 9
3.1.3 Analog Video Channel 10
3.1.4 Digital Data Channels 11
BT.656 Protocol 11
CMOS Protocol 12
LVDS Protocol 15
3.1.5 Configurable Discrete I/O Pins 17
3.1.6 Frame Synchronization Interface 17
Master Mode 17
Slave Mode 17
3.1.7 Communication Channel 18
List of Figures
Figure 1: Primary I/O Connector Pinout, Hirose #DF12-50DS-0.5V(86) 7
Figure 2: Required Termination of the Analog Channel 10
Figure 3: Line Timing, CMOS Protocol 13
Figure 4: Frame Timing, CMOS Protocol 14
Figure 5: Digital Data Timing, LVDS Protocol, all Tau 2 Configurations 16
Figure 6: Digital Data Timing, LVDS Clock relative to Data and Sync 16
文档评论(0)