组合电路(2译码)sk..ppt

例题四：构成函数发生器。 译码器输出: Fi=mi 或 Fi = mi 译码器每个输出对应一个最小项，n变量译码器的输出给出了全部最小项。 利用MSI译码器进行逻辑设计的一般步骤 a、由真值表，写出输出函数的最小项； b、选择MSI译码器的种类； c、以MSI译码器为中心进行逻辑设计； 将逻辑函数的输入变量作为芯片的输入变量（地址），将输出函数进行组合，适当引入SSI门电路，即可构成各种逻辑函数。 d、作出逻辑电路。 全减器真值表 An Bn Cn Dn Cn+1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 真值表 表达式 逻辑电路图如下： 全减器逻辑电路 Cn+1 74138 Bn An Cn Dn 1 F4 0 0 F3 F2 F1 F0 F7 F6 F5 A0 A1 A2 S3 S2 S1 (1,2,4,7) (1,2,3,7) 二、二—十进制译码器（码制变换译码器） 常见的有8421BCD码译码器、余3码译码器等。 1、MSI 8421BCD译码器 7442 8421BCD码译码器真值表： 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 ～ ～ F0 = A3 A2 A1A0 F1 = A3 A2 A1 A0 F8 = A3 A2 A1 A0 F9 = A3 A2 A1 A0 逻辑表达式 A0 A1 A2 A3 7442 译码输入 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 译码输出 7442逻辑符号 二—十进制译码器译码器多数可由变量译码器实现，它的设计思路与前面介绍的相同。 利用4线—16线译码器74154实现BCD码译码器 解： 用74154可以方便的实现各种BCD码译码器。 三种不同的BCD码与十进制数间的关系 十进制数 8 4 2 1 余 3 码 5 4 2 1 0 0 0 0 0 0 0 1 1