VHDL并行语句-树形结构讲义课件.pptVIP

* * 六、VHDL语言的并行语句 1、并行信号赋值语句 4、进程语句 3、块语句 2、条件信号赋值语句 5、元件例化语句 6、生成语句 7、并行过程调用语句 结构体 结构体中的并行语句模块 1、并行信号赋值语句 赋值目标 ?= 表达式 例 ARCHITECTURE curt OF bc1 IS SIGNAL s1, e, f, g, h : STD_LOGIC ; BEGIN output1 = a AND b ; output2 = c + d ; g = e OR f ; h = e XOR f ; s1 = g ; END ARCHITECTURE curt； 2、条件信号赋值语句 赋值目标 = 表达式 WHEN 赋值条件 ELSE 表达式 WHEN 赋值条件 ELSE ... 表达式 ； 例 ENTITY mux IS PORT ( a,b,c : IN BIT ; p1,p2 : IN BIT ; z : OUT BIT ); END; ARCHITECTURE behv OF mux IS BEGIN z =