基于DSP＋Builder的带宽自适应全数字锁相环的设计与实现.pdfVIP

下载本文档

5
0
约1.07万字
约 4页
2019-03-14 发布于广西
举报
版权申诉

基于DSP＋Builder的带宽自适应全数字锁相环的设计与实现.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Builder 基于DSP 的带宽自适应全数字锁相环的设计与实现李勇，朱立军，单长虹 (南华大学电气工程学院，湖南衡阳421001) 摘要：提出一种设计全数字锁相环的新方法，采用基于Pl控制算法的环路滤波器，在分析模拟锁相环系统的数学模型的基础上，建立了带宽自适应全数字锁相环的数学模型。使用DSP 采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时，系统设计表明基于DSPBuilder的设计方法可缩短设计周期，提高设计的灵活性。关键词：DSPBuilder；带宽自适应；PI控制；全数字锁相环中图分类号：TN402—34 文献标识码：A 文章编号：1004—373X(2010)16-000l一04 and of Bandwidth DesignImplementationAdaptive All—digital BasedonDSPBuilder Phase-locked Loop I．IYong，ZHUIA—jun，SHANChang-hong ofElectrical 421001，China) University，Hengyang (College Engineering．Nanhua novel of which a filterbasedon Abstract：A method loop design all—digitalphase-lockedloop adopts is inthis mathematicalmodelof bandwidth tegral)controlalgorithmpresentedpaper．The adaptive all—digitalphase-locked isestablishedonthebasisofthemathematicalmodel of modelisbuiltwith analogphase-lockedloop．Thesystem loop analysis is the correctnessand DSPBuilderinthe environment．7Fhehardwarecircuitrealizedwith FPGA．The achie— Matlab／Simulink are theresultsofthesoftwaresimulationandhardwaretest．The ofthe shows ofthe verified process design vability design by thatthe method