2019年本科生期末试卷十.docVIP

PAGE 1 PAGE 2 本科生期末试卷 十 选择题（每小题1分，共10分）。 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年完成。 A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 1965矚慫润厲钐瘗睞枥庑赖賃軔朧碍鳝绢懣硯涛镕頃赎巯驂雞虯从躜鞯烧。 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围______。 A - 215 — +（215 – 1） B -（215 – 1）— +（215 – 1） C -（215 + 1）— +215 D -215 — +215 定点计算器用来进行_______。 A 十进制数加法运算 ； B 定点数运算 ； C 浮点数运算 ； D 既进行定点数运算也进行浮点数运算； 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。 A 8， 512 B 512， 8 C 18， 8 D 19， 8 双端口存储器所以能高速进行读 / 写，是因为采用______。 A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件 二地址指令中，操作数的物理位置可安排在______。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器 在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的φ的下降沿采样WAIT线，请在下面的叙述中选出正确描述的句子：______。聞創沟燴鐺險爱氇谴净祸測樅锯鳗鲮詣鋃陉蛮苎覺藍驳驂签拋敘睑绑。 A 如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个TW周期 ； B TW周期结束后，不管WAIT线状态如何，一定转入了T3周期 ； C TW周期结束后，只要WAIT线为低，则继续插入一个TW周期，直到WAIT线变高， 才转入T3周期 ； D 有了WAIT线，就可使CPU与任何速度的存贮器相连接，保证CPU与存贮器连接 时的时序配合； 8．描述Future bus+总线中基本概念不正确的句子是______。 A Future bus+ 总线是一个高性能的同步总线标准 ； B 基本上是一个异步数据定时协议 ； C 它是一个与结构、处理器、技术有关的开发标准 ； D 数据线的规模在32位、64位、128位、256位中动态可变 ； 9．CD—ROM光盘是______型光盘，可用做计算机的______存储器和数字化多媒体设备。 A 重写， 内 B 只读， 外 C 一次， 外 D 多次， 内 10．在单级中断系统中，CPU一旦响应中断，则立即关闭______标志，以防本次中断服 务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D 中断保护 填空题(每小题3分，共24分) 1．对存储器的要求是A.______，B.______，C.______。为了解决这方面的矛盾，计算机采用多级存储体系结构。残骛楼諍锩瀨濟溆塹籟婭骒東戇鳖納们怿碩洒強缦骟飴顢歡窃緞駔蚂。 2．指令系统是表征一台计算机A.______的重要因素，它的B.______和C.______不仅直接影响到机器的硬件结构而且也影响到系统软件。酽锕极額閉镇桧猪訣锥顧荭钯詢鳕驄粪讳鱸况閫硯浈颡閿审詔頃緯贾。 3．CPU中至少有如下六类寄存器A.______寄存器，B.______计数器，C.______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。彈贸摄尔霁毙攬砖卤庑诒尔肤亿鳔简闷鼋缔鋃耧泞蹤頓鍥義锥柽鳗铟。 4．当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。 5．VESA标准是一个可扩展的标准，它除兼容传统的A.______等显示方式外，还支持B.______ 象素光栅，每像素点C.______颜色深度。謀荞抟箧飆鐸怼类蒋薔點鉍杂篓鳐驱數硯侖葒屜懣勻雏鉚預齒贡缢颔。 6．中断处理要求有中断A.______，中断B.______产生，中断C.______等硬件支持。 7．存储A.______，并按B.______顺序执行，这是C.______型计算机的工作原理。 8．若[ x1 ]补 = [x2 ]原 = 1.0110 ，则数x1 和x2的十进制数真值分别是A.______和B.______。厦礴恳蹒骈時盡继價骚卺癩龔长鳏檷譴鋃蠻櫓鑷圣绋閼遞钆悵囅