集成电路测试技术讲座.pptVIP

2004-9-16 Sun Yihe, Institute of Microelectronics, Tsinghua University 集成电路测试技术讲座 清华大学微电子学研究所 sunyh@tsinghua.edu.cn 讲座提纲 集成电路测试技术概念和测试经济学 ATE自动测试系统简介 集成电路测试方法简况 VLSI 实现过程 测试与产品形成的关系 测试是过滤过程 实际测试- 缺陷覆盖率 集成电路测试技术现状和发展 测试的代价 可测性设计(Design for testability – DFT) 芯片面积额外开销和成品损失； 性能的开销损失； 软件测试处理 测试产生和故障模拟； 测试编程和调试； 制造测试 自动测试设备 (ATE) 首次投入成本； 测试中心的运行成本。 公元2000年测试成本代价 0.5-1.0GHz, 模拟仪器, 1,024 数字引脚: ATE 购买价格 = $1.2M + 1,024 x $3,000 = $4.272M 运行成本 (五年线性折旧-depreciation) = 折旧 + 维护 + 操作 = $0.854M + $0.085M + $0.5M = $1.439M/年 测试成本 (24 小时 ATE 操作) = $1.439M/(365 x 24 x 3,600) = 4.5 美分/秒 测试成本代价-折旧问题 ATE自动测试系统简介 ATE自动测试系统硬件结构 ATE自动测试系统管脚驱动 ATE自动测试系统管脚驱动 ATE自动测试系统管脚驱动 ATE自动测试系统软件构成 直流参数测试四象限 集成电路测试方法简况 测试的方法综述 确定自动测试产生器 数字VLSI测试集及测试概念 测试生成发展历史和算法 D-算法 PODEM FAN 微处理器测试、验证 测试的方法综述（1） 测试矢量生成及其算法组合电路ATPG的算法 基本定义 D-算法 (Roth) – 1966(Diagnosis of Automata Failures: A Calculus and a Method) D-立方 桥接故障（Bridging faults） 逻辑门功能改变故障 PODEM (Goel) -- 1981 X-通路（Path）-检查 回朔或回退（backtracing ) FAN – 面向煽出算法、多重回朔（Multiple Backtrace (1983) ） 测试生成流程 微处理器测试、验证问题和难点 微处理器内部结构复杂 它是一个智能器件，不仅可以较快的担当数据处理的主角，而且还可以充当进行实时控制灵魂和支柱。它是一个由时序和组合混合组成的信息处理器，而且这样时序和组合混合结构的逻辑组成还相互依存并相互制约； 功能多样、流水线、结构多层次（VLIW、超标量、多发射）等 有限的输入/输出通路，有限的可控制点和可观测点 复杂的故障类型，存在指令灵敏度、指令执行的数据灵敏度问题 微处理器测试、验证方法 微处理器测试方法的综述 通用微处理器测试的S图表示方法 寄存器（RTL）级描述的微处理器功能测试方法 面向寄存器的流水线处理器建模及测试验证方法 基于指令编码矩阵分组测试方法 微处理器结构和功能简介 指令编码矩阵分组测试矢量生成方法 指令分组编码测试方法 指令操作数优化和指令数据灵敏度测试 微处理器数据灵敏度可靠性测试 内嵌测试的处理器测试方法应用和设计 Pentium Pro 处理器可测性设计特点概要 结论 微处理器测试方法（测试和验证两个方面） 指令灵敏度和指令的数据灵敏度 功能复概率 特定处理器的测试方法 嵌入测试是发展微处理器测试方法的重要方向 嵌入测试的方法有两类 BIST 嵌入硬件，利用处理器自身的智能功能发展测试方法 硬件：自诊断和自调试 软件：微程序测试 * * 确定需要的目标 编写设计说明书(Spec) 设计综合和设计验证 制造 制造测试 发送芯片到用户 用户需求 测试开发(测试矢量和测试策略) 已制造好芯片 合格芯片 有缺陷芯片 Prob(good) = y Prob(bad) = 1- y Prob(P/PQ) = high Prob(F/FQ) = high Prob(F/PQ) = low Prob(P/FQ) = low 多数合格 的芯片 多数失效 的芯片 PQ:合格质量；FQ:失效质量；F:失效测试；P:通过测试 成品率和故障覆盖率 DL-Defect Level; Y- Yield; d – Defect coverage. Pentium Pro 处理器的可测性设计的特点概要ADRIAN1998ADRIAN1998 可测性设计的特点 设计成本 调试受益 产品测 试受益 芯片面积1 设计时间2 测试系统 系统 JT