fga离第一章.pptVIP

第一章 VHDL基本结构 1.1 实体 1.1.1类属参量（GENERIC） 类属参量是实体说明组织中的可选项，放在端口说明之前，其一般格式为： GENERIC [CONSTANT] 名字表：[IN] 子类型标识 [:= 静态表达式]，…] 其一般书写格式为： PORT （端口名 ：端口模式 数据类型； 端口名 ：端口模式 数据类型； … …）； 1.1.2 端口说明（PORT） 端口是对基本设计单元与外部接口的描述。 其功能相当电路图符号的外部引脚。 端口可以被赋值，也可以当做逻辑变量用在逻辑表达式中。 1.2 结构体 结构体也叫构造体，结构体描述了基本设计单元（实体）的结构、行为、元件及内部连接关系，也就是说它定义了设计实体的功能，规定了设计实体的数据流程，制定了实体内部元件的连接关系。结构体对其基本设计单元的输入和输出关系可用以下三种方式进行描述，即: 1.2.1 结构体名 结构体名由设计者自行定义，OF后面的实体名指明了该结构体所对应的是哪个实体。 1.2.2 结构体信号定义语句 1.2.3 结构体功能描述语句 结构体功能描述语句位于BEGIN和END之间，具体地描述了构造体的行为及其连接关系。 1.3 块、子程序和进程 1.3.2 进程（PROCESS） 1.3.3子程序（SUBPROGRAM） VHDL程序与其他软件语言程序中应用子程序的目的是相似的，即能够更有效地完成重复性的工作。 子程序模块是利用顺序语句定义和完成算法的，但子程序不能像进程那样可以从本结构体的其他块或进程结构中读取信号值或向信号赋值，只能通过子程序调用与子程序的界面端口进行通信。 1.4 库和程序包 1.4.2 程序包 1.5 配置 在用VHDL描述硬件电路时，常常采用结构描述方式和混合描述方式。 在这两种描述方式中，常常需要将其他设计实体作为元件进行引用，这时就需要将不同元件通过配置安装到不同的设计实体中。 VHDL提供了配置语句用于描述各种设计实体和元件之间连接关系以及设计实体和结构体之间的连接关系。 1.5.1 默认配置 1.5.2 结构体的配置 子程序有两种类型： 1．过程（PROCEDURE） 过程（PROCEDURE）和函数（FUNCTION） 过程语句的书写格式为： PROCEDURE 过程名（参数表）IS [说明部分] BEGIN 过程语句部分 END PROCEDURE 过程名 ; 章目录 第一节 第二节 第三节 第四节 第五节 总目录 例：用过程语句设计的子程序 矢量转换成整数 PROCEDURE vector_to_int (a: IN STD_LOGIC_VECTOR; x_flag: OUT BOOLEAN; q: INOUT INTEGER) IS BEGIN q := 0; x_flag := FALSE; FOR i IN a’RANGE LOOP q := q*2; IF (a (i) =1) THEN q := q+1; *: 乘， **：乘方 章目录 第一节 第二节 第三节 第四节 第五节 总目录 ELSE (a (i) /=1) THEN x_flag := TRUE; END IF; END LOOP; END vector_to_int; 这个过程名为vector_to_int实现将位矢量转换成整数的功能，在过程语句执行结束后，将输入值拷贝到调用者的OUT和INOUT所定义的变量中，完成子程序和主程序之间的数据传递。 /=：不等 章目录 第一节 第二节 第三节 第四节 第五节 总目录 过程调用：vector_to_int(z,x_flag,q) 2.函数 函数的语言书写格式为： FUNCTION 函数名 （参数表） RETURN 数据类型 IS [说明部分]； BEGIN 顺