基于IEEE-1588的高精度时钟同步系统设计.pdfVIP

第39卷 第5期 电 子 器 件 Vol_39 No．5 Oct．2016 2016年 1O月 ChineseJournalofElectronDevices DesignofHighPrecisionTimeSynchr0nizati0nSystem BasedonIEEE．1588 TANChao ，SUChao，HUShijun， ，HEXudong (1．CollegeofElectricalEngineeringandNewE~rgy，ChinaThreeGorgesUniversity，YichangHubei443002，China； 2．StateGridHuanggangPowerSupplyCompany，HuanggangHubei438000，China) Abstract：Inordertoimprovetheprecisionofdataacquisitionequipmentoftheeaahquakeearlywarningsystem f0rhighspeedrailway．ahighprecisiontimesynchronizationsystem basedonIEEE一1588isdesigned．Thesystem USesSTM32+FPGA structureto setupahardware，and itachieveshighprecision time intervalmeasurement basedonPLLdelaymeasurementinFPGA．ofwhichmeasurementaccuracyiS600ps．Thesystem obtainsnetwork timebvPHY chipDP83640，andcombinesKalmanfilteringandPIDalgorithm inSTM32tocorrectlocaltimeand PPSphasebynetworktimetocompletesoftwaredesignofthesynchronizationsystem．Thetestresultshowsthat erroroftimesynchronizationiSlessthan3nsandstabilitymaintainsforalong—term． Keywords：timesynchronization；IEEE-1588；PLLdelaymeasurement；distributeddataacquisition EEACC：1230G doi：10．39690．issn．1005-9490．2016．O5．017 基于IEEE．1588的高精度时钟同步系统设计宰 谭 超 ，苏 超 ，胡诗俊 ，吴 燕 ，何旭东 (1．三峡大学电气与新能源学院，湖北 宜昌443002；2．国网黄冈供电公司，湖北 黄冈438000) 摘 要 ：为提高高速铁路地震预警系统采集设备时间同步精度，设计了基于IEEE一1588的网络高精度时钟同步系统。系统 利用STM32+FPGA构架搭建硬件平台，在 FPGA中利用PLL延迟测量法实现高精度时间间隔测量 ，时间间隔测量精度达到 600ps；利用PHY芯片DP83640获取网络PPS时钟，在STM32中结合卡尔曼滤波与PID算法，实现网络PPS时钟对本地时钟 的校正，以及对本地PPS相位校正，最终完成同步系统的软件设计。测试结果表明：本设计时钟同步误差优于 3ns，且具备长 期稳定性。 关键词：时钟同步；IEEE一1588；PLL延迟测量法；分布式数据采集 中图分类号：TH714 文献标识码 ：A 文章编号：1005—9490(2016)05—1103—05 高速铁路地震预警系统在铁路沿线及地震带附 步系统，依靠系统内设备间以太网，系统内设备时钟 近设置大量地震数据采集装置，通过实