计数器的设计探讨..ppt

计数器的设计探讨 班 级: 电信200X级 姓 名: XXX 指导教师： XXX副教授 2012年5月 1、背　　　景 在科学技术日新月异的今天，计数器的研究领域也越来越广泛，尤其是在单片机中的应用越来越受人们的亲睐，并且电子计数器也开始活跃于各市场，因此国内外很多知名专家开始加深了对各种计数器的研究和设计，如光电计数器、光控计数器、尘埃粒子计数器、网站计数器、在线计数器、淘宝计数器、菌落计数器、程序计数器、盖革计数器以及各种基于单片机应用的计数器等。为此在大学教材日益变化的同时，许多学者也设计了一些基本的计数器的知识和应用，供学生很方便的利用和探讨研究。因此计数器的设计探讨这一举措是很有必要的。 ２、意 义 计数器在数字系统中应用十分广泛, 主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频、定时、信号产生、执行数字运算的功能等。如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数以及计算机中的时序脉冲发生器、分频器、指令计数器等等都要使用计数器。因此需掌握计数器基本工作原理和对计数器的基本知识进行研究和总结，简单探讨一些有效的设计方法，供学生很方便的学习和利用。并根据需要设计任意进制计数器，这有利于我们加深对计数器知识的掌握和应用，能够增强我们的知识积累和设计能力。 所以本文主要研究用JK FF、D FF设计计数器，用集成二进制、十进制计数器设计任意进制计数器。 3、课题内容 本文首先对基本D FF、JK FF及基本集成计数器的原理知识做了介绍总结，然后利用基本原理进行设计任意进制计数器。 设计内容如下： 1、用JK FF、D FF设计计数器 1.1 D触发器设计异步N进制计数器 1.2 JK触发器设计同步N进制计数器 1.3 D、JK触发器设计同一计数器 2、用集成二进制、十进制计数器设计任意进制计数器  1.1 D触发器设计异步N进制计数器 对于异步n位二进制计数器，主要利用D触发器构成T‘触发器的基本原理，然后各个触发器之间采用级联方式，其逻辑电路连接形式由计数方式（加或减）和触发器的边沿触发方式共同决定，根据此规律进行设计。 对于异步非二进制计数器， 可根据各个状态的转换关系，对于不需要的过渡状态，利用“反馈清零”法实现，即用门电路对计数状态进行译码，产生低电平0而使所有触发器清零，将不需要的状态循环到清零的状态。 1.2JK触发器设计同步N进制计数器 对于同步n位二进制计数器的设计，可由如下规律得出设计电路方法： （1）同步n位二进制计数器由n个JK触发器组成的； （2）各个触发器之间采用级联方式，第一个触发器的输入信号J0=K0=1，其他触发器的输入信号由计数方式决定，并通过与门将它们连接起来 。 对于同步非二进制计数器的设计，由N进制计数器计数的状态转换真值表，通过观察法以确定各触发器的输入信号 ，然后根据输入信号进行逻辑电路图的连接。 1.3 D FF、JK FF设计同一计数器 利用D、JK触发器设计同一N位二进制加、减法计数器。主要方法即将D、JK触发器构成T’触发器，并根据各自的触发方式及二进制的计数规律，确定高位的CP端应与其邻近低位的原码输出Q端还是Q端相连，并根据输出信号确定加或减法计数器，然后进行连接逻辑电路。 2 集成二、十进制计数器设计任意进制计数器 本论文主要研究4位二进制同步集成计数器74LS161设计N进制计数器，集成异步十进制加法计数器74LS290（74LS90）设计N进制计数器 1）异步清零法 其主要利用了如下方法设计任意进制计数器 2）反馈置数法 3）级联法法实 结束语 通过对计数器的设计探讨，更深入地了解了D FF、JK FF以及典型集成计数器74LS161、74LS290的基本原理，并能够利用其基本性质来设计任意进制计数器，综合它们的性质，可以用D FF和JK FF设计同一计数器。在利用集成计数器的同时，加深了集成计数器的“异步清零法”、“反馈置数法”及“级联法”的设计方法的掌握及综合利用。 致谢 大学本科的学习生活即将结束。在此，我要感谢曾经教导过我的所有老师和关心过我的同学，他们在我四年的成长过程中给予了很大帮助。本文能够顺利完成，我要特别感谢对我悉心指导的老师—岳老师，同是也感谢本系所有关心过我，帮助过我的老师！ 最后请各位老师和同学对我论文不足的地