2010微机原理及接口技术课件CH2.pptVIP

中断系统相关概念 中断向量： 中断向量即中断服务子程序的入口地址，也就是中断服务子程序的第一条指令在存储器中的存放地址。 中断系统相关概念 中断优先级：在系统中多个中断源可能同时提出中断请求时，需要按中断的轻重缓急给每个中断源指定一个优先级别，这就是中断优先级。 CPU按照中断优先权的高低顺序，依次响应。 同级优先级问题 中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。 中断嵌套：若有更高级别的新中断源发出请求，且新中断源满足响应条件，则CPU中止当前的中断服务程序，转而响应高级中断。这种多级（重）中断的处理方式称为“嵌套”。 中断屏蔽：在某些情况下，CPU可能不对中断请求信号作出响应或处理，这就是中断屏蔽。 中断屏蔽标志 系统在处理优先级别较高的中断请求时，不会理睬后来的级别较低的中断请求 。 中断处理过程 中断检测 CPU内部硬件自动完成 ，指令结束时检测 中断响应 CPU内部硬件自动完成，包括中断判优和中断索引 中断服务 CPU执行中断服务子程序并返回断点的过程。中断服务是根据用户自行编制的指令顺序完成各项操作的。 程序中断与子程序调用的区别 子程序的执行是程序员事先安排好的（由调用子程序的指令转入）；中断服务子程序的执行一般由随机的中断事件引发。 子程序的执行受到主程序或上层子程序的控制；中断服务子程序一般与被中断的现行程序无关。 不存在同时调用多个子程序的情况，因此子程序不需要进行优先级排队；而不同中断源则可能同时向CPU提出服务请求。 DMA操作的基本方法 周期挪用：挪用CPU不访问存储器的周期 不影响或减慢CPU的操作 不易识别可被挪用的周期，硬件电路复杂，数据传送不连贯、不规则 周期扩展：在DMA请求后由硬件延长CPU的时钟周期 CPU在加宽了的周期内不会进行下一步操作，正好用来进行DMA 降低CPU的处理速度 CPU停机 ：最简单也是最常用的DMA传送方式 迫使CPU让出总线控制权，整个DMA期间，CPU都一直处于空闲状态 会降低CPU的利用率，并可能影响到CPU对中断的响应和DRAM刷新 串行数据的传输速率 并行数据的传送速率可用总线带宽（MB/s）来表示，而串行数据的传送速率可以有两种表示方式： 比特率（ bits/s） 波特率（baut/s ） 波特率是描述了硬件性能，它与比特率的关系是： 基波传送方式下 载波传送方式下 如某相位调制系统中可能发送的相位状态有0（代表数据“00”）、π/2（代表数据“01”）、π（代表数据“10”）、3π/2（代表数据“11”）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率＝2×波特率。 常用的标准波特率包括110、300、1200、2400、4800、9600、19200波特等。 通信线路状态改变一次即送出一位数据，这时比特率＝波特率 通信线路状态改变一次可能送出n位数据，这时比特率＝n×波特率 系统单位时间内传送有效二进制数据的位数 通信线路上基本电信号状态的变化频率 串行数据的差错控制 在串行数据长距离的传送过程中，很容易由于突发性干扰（电气干扰、天电干扰等）而引起误码，所以差错控制能力是衡量串行通信系统性能的一个重要指标。差错控制通常包括两方面的内容： 检错： 纠错： 如何发现传输中的错误 发现错误后,如何消除和纠正错误 常用差错控制方式： 检错重发ARQ 前向纠错FEC 混合纠错HEC 奇偶校验 CRC校验 1 0 1 0 1 1 0 校验位 校验位r位 信息位k位 试题分析：2009期末 若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( )。 A B C D同步串行通信 同步串行通信以数据块为基本单位，传输时字节与字节之间、位与位之间都需要严格同步，因此收发双方需要使用（传送）同一时钟信号。 收/发时钟频率＝波特率。 同步串行通信通常采用CRC校验方法进行数据的检错和纠错。 同步串行通信的数据格式可能有以下几种。但都必须首先确定传送的起始位置（用同步字符或同步标志或采用硬件同步信号），然后传送准备好的信息数据，最后发送校验字符。 同步字符 数据1 …… 数据n CRC字符1 CRC字符2 （a） 单同步数据格式 同步字符1 同步字符2 数据1 … 数据n CRC字符1 CRC字符2 （b） 双