第四章存储器97348.pptVIP

第４章 存 储 器 4.1 概 述 4.2 主存储器 （4）存储器模块条 存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。如图所示。 内存条有30脚、72脚、100脚、144脚、168脚等多种形式。 30脚内存条设计成8位数据线，存储容量从256KB～32MB。 72脚内存条设计成32位数据总线 100脚以上内存条既用于32位数据总线又用于64位数据总线，存储容量从4MB～512MB。 练习： 1.某计算机字长为16位，他的存储容量是1MB，按字编址，他的寻址范围是（ ） 2.某一RAM芯片，其容量为128K×16位，除电源和接地端外，该芯片引出线的最少数目是（ ） 3.若 主存每个存储单元为16位，则（ ） A.其地址线为16根 B.其地址线数与16无关 C.其地址线数与16有关 4.下列叙述中（ ）是正确的 A.主存可由RAM和ROM组成 B.主存只能由RAM组成 5.设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是（ ） A。8MB B.2M C.4M 第二步，根据地址范围的容量及其在计算机系统中的作用，确定最小8K 系统程序区选1 片8K×8 位ROM；与其相邻的16K 用户程序区选2 片8K×8 位RAM；最大4K 系统程序工作区选1 片4K×8 位RAM。 第三步，分配CPU 地址线。 将CPU 的低13 位地址线A12～A0 与1 片8K×8 位ROM 和两片8K×8 位RAM 的地址线相连；将CPU 的低12 位地址线A11～A0 与1 片4K×8 位RAM 的地址线相连。 第四步，形成片选信号。 例4.3 设CPU 有20 根地址线和16 根数据线，并用IO/M 作访存控制信号，RD 为读命令，WR 为写命令。CPU 可通过BHE 和A0 来控制按字节或字两种形式访存（如表4.1 所示）。要求采用图4.4 所示的芯片，门电路自定。试回答： （1）CPU 按字节访问和按字访问的地址范围各是多少？ （2）CPU 按字节访问时需分奇偶体，且最大64KB 为系统程序区，与其相邻的64KB 为用户程序区。写出每片存储芯片所对应的二进制地址码。 （3）画出对应上述地址范围的CPU 与存储芯片的连接图。 解：（1）CPU 按字节访问的地址范围为1M，CPU 按字访问的地址范围是512K。 例： 设有四个模块组成的四体存储器结构，每个体的存储字长为32 位，存取周期为200ns。假设数据总线宽度为32 位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。 解： 顺序存储（高位交叉编址）和交叉存储（低位交叉编址）连续读出4 个字的信息量是32×4 =128 位。 顺序存储存储器连续读出4 个字的时间是 200ns×4 = 800ns = 8×10-7s 交叉存储存储器连续读出4 个字的时间是 200ns＋50ns×(4-1) = 350ns = 3.5×10-7s 顺序存储器的带宽是128/(8×10-7) = 16×107bps 交叉存储器的带宽是128/(3.5×10-7) = 37×107bps （3）双端口存储器 1）因同一个存储器具有两组相互独立的读写控制电路而得名。两个端口，一个面向CPU,一个面向外设和I/O处理机，两端口可独立使用，也可访问同一单元，增大信息吞吐量。由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。 2）在运算器中，可作为通用寄存器组，能快速提供双操作数。 3）在多机系统中，作为CPU的共享存储器，实现多CPU间的通信。 双端口存储器IDT7133的逻辑框图 补充：相联存储器 原理：按内容存取的存储器，可以选择记录（关键字）的一个字段作为地址 组成：见下一页图 主要用途：在虚拟存储器中存放段表、页表和快表，也可以作Cache的行地址 4.3 高速缓冲存储器 例1.假设主存容量为512KB，Cache 容量为4KB，每个字块为16 个字，每个字32 位。 （1）Cache 地址有多少位？可容纳多少块？ （2）主存地址有多少位？可容纳多少块？ （3）在直接映射方式下，主存的第几块映射到Cache 中的第5 块（设起始字块为第1 块）？ （4）画出直接映射方式下主存地址字段中各段的位数。 （1）根据Cache 容量为4KB（212 = 4K），Cache 地址为12 位。由于每字32 位，则Cache共有4KB/4B = 1K 字。因每个字块16 个字，故Cache 中有1K/16 = 64 块。 （2）根据主存容量为51