深亚微米VLSI设计中的信号完整性问题分析.pdfVIP

图目录 图1．1最简单的互连线串扰模型 ……………………．2 图1．2瓦连线串扰的四种情况 ……………………．3 图1．3功能噪声和延迟噪声对电路性能的影响 图1．4耦合电容和对地电容引发延迟随工艺尺寸发展对比曲线 图1．5IR-drop影响电路工作性能………。 图2．1串扰的输出电压波形……………… 图2．2串扰噪声的集总模型………………… 图2．3串扰噪声的兀。模型………………………………… 图2．4串扰噪声的4兀．模型…………………… 图2．5耦合电容的解耦合……………………。 ……．15 图2．6输入信号近似图………………………………………………． …．16 图2．7插入缓冲器自U后串扰噪声比较…………………………………………………………17 图2．8有向噪声图……………………………………………。 …18 图2．9无向耦合图…………………………………………………………… …18 图2．10编码数掘消除最坏情形的翻转能够使总线加速…………………… 19 图2．1l使用Keeper束抑制漏电噪声…………………………………………………………19 图2．12增加一NMOS晶体管提高动态逻辑源极电压………………………………………20 图2．13构造互补P型网络阻止外部噪声……………………………………………………．20 图2．14结合点工具的信号完整性设计流程…………………………………………………．2l 图2．15结合串扰噪声的静态时序分析 图2．16结合分析与优化的信号完整性设计流程……． 图2．17设计思想的转变 图2．18与商业化EDA工具结合的一个信号完整性设计流程………………………………24 IX 深盯微米VLSI设计中的信弓完整忤问题研究：豳目录 图3．1PrimerimeSI做串扰时序分析运行机制……． 。28 图3．2运用逻辑关系避免产生悲观结果……………… ．．30 图3．3多F扰线情况下电筛选示意图……………………………． 。3l 图3．4功能噪声特性……………………………………… 。33 图3．5功能噪声的四种分类…………………………………………． 图3．6单元输出端稳态I-V曲线…………………………………………。 图3．7反相器直流传输曲线及逻辑错误示意…………………………………………………35 图3．8噪声免疫曲线………………………………………………………． 35 图3．9噪声余量定义……………………………………………………………………………36 图3．10Celtic输入输出数据 37 图3．1l使用Celtic做结合噪声的时序分析流程……………………………………………．38 图3．13CeltiC进行串扰延迟分析步骤…………………………………………………………39 图3，14峰值对齐 图3．15时序iF交性检查一 图4．1实际电路模型 图4．2Nanosim仿真实际电路所得波形 图4．3 Hpsiee仿真47c一模型所得波形 图4．4噪声峰值随耦合电容变化波形……………… 图4．5输入信号斜率影响噪声峰值……． …。50 图4．6噪声峰值对各电路参数的敏感度． 图4．7串扰引起受扰