基于MATLAB的模拟电路与数字电路虚拟实验平台.pptVIP

工作原理： 在u2正半波的（０～α）区间，晶闸管VT1、VT4承受正向电压，但无触发脉冲，晶闸管VT2、VT3承受反向电压。因此在0～α区间，4个晶闸管都不导通。假如4个晶闸管的漏电阻相等，则Ut1.4= Ut2.3=1/2u2。 在u2正半波的（α～π）区间，在ωｔ＝α时刻，触发晶闸管VT1、VT4使其导通。 在u2负半波的（π～π＋α）区间，在π～π＋α区间，晶闸管VT2、VT3承受正向电压，因无触发脉冲而处于关断状态，晶闸管VT1、VT4承受反向电压也不导通。 单相桥式全控整流电路（阻-感性负载） 2) α=60o，R=1Ω，L=0.1H,period=0.02s，peakamplitude=10V，frequency=50HZ，phase delay（secs）1=1/300,phase delay（secs）2=1/300 +0.01; 单相桥式全控整流电路（阻-感性负载） 3) α=90o，R=1Ω，L=0.1H,period=0.02s，peakamplitude=10V，frequency=50HZ，phase delay（secs）1=1/200,phase delay（secs）2=1/200 +0.01; 单相桥式全控整流电路（阻-感性负载） 结论：与单相半波整流电路仿真波形相比较，输出的电压和电流波形频率都提高了一倍，而单个晶闸管的工作情况与半波整流电路一样，所以晶闸管的端电压也与半波电路一致。 设计中用到的界面参数设置如下图所示： 组合逻辑电路 组合逻辑电路任何时刻的输出Y仅取决于该时刻输入，而与电路的原状态无关（无反馈），称这样的逻辑电路为组合逻辑电路。 组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，结构上无反馈。即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合逻辑电路的主要种类：1. 编码器；2. 译码器；3. 数据选择器；4. 加法器；5. 数据比较器。 组合逻辑电路原理框图如下： 编码器 编码和译码在数字技术中是一种常用的方法。编码器可分为普通编码器和优先编码器。普通编码器在应用的过程中有一定的局限性，即不能有两个以上的编码信号同时输入到编码器上。为了克服这种局限性，就需要设计另外一种编码器，这就是优先编码器。优先编码器的最大优点是允许有多个编码信号同时加到编码器的输入端．但电路只对编码信号中的优先级别进行编码，对于比它低级别的信号不予理睬。 译码器 译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。 译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。译码器是典型的组合数字电路，译码器是将一种编码转换为另一种编码的逻辑电路，学习译码器必须与各种编码打交道。从广义的角度看，译码器有三类：二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；代码转换译码器，是从一种编码转换为另一种编码；显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 数据选择器 在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。 数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。常见的数据选择器有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 组合逻辑电路的设计 在进行组合逻辑电路设计时应该考虑以下问题：所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单；满足速度要求，应使级数尽量少，以减少门电路的延迟；功耗小，工作稳定可靠。组合逻辑电路设计的一般步骤： （1）逻辑抽象。确定输入、 输出变量；0、1两种状态分别对输入、输出变量进行逻辑赋值，再根据输出与输入的逻辑关系列出真值表。 （2）选择器件类型。根据要求和器件功能决定。例如，当选用MSI器件设计电路时，对于多输出函数来说，选用译码器方便，而对单输出函数来说，则选用数据选择器方便。 （3）根据真值表和选用