纳米CMOS工艺下集成电路可制造性设计技术ViewTableofContents.PDF

纳纳米米CMOS工工艺艺下下集集成成电电路路可可制制造造性性设设计计技技术术 程玉华 Citation: 中国科学F辑: 信息科学 38, 968 (2008); doi: 10.1360/zf2008-38-6-968 View online: htt :///doi/10.1360/zf2008-38-6-968 View Table of Contents: htt :/// ublisher/sc /journal/Sci Sin Info F/38/6 Published by the 《中国科学》杂志 Articles you may be interested in 适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究 Science in China Series F-Information Sciences (in Chinese) 38, 959 (2008); The status and trend of novel rocess and technology in nano-IC manufacturing SCIENTIA SINICA Informationis 42, 1509 (2012); The status and trend of novel rocess and technology in nano-IC manufacturing SCIENTIA SINICA Informationis 42, 1509 (2012); 三维CMOS集成电路结构的HVEM研究 Chinese Science Bulletin 34, 1454 (1989); 柔性电子喷印制造: 材料、工艺和设备 Chinese Science Bulletin 55, 2487 (2010); 中国科学 E 辑 : 信息科学 2008 年 第 38 卷 第 6 期 : 968 ~ 978 SCIENCE IN CHINA PRESS 纳米CMOS 工艺下集成电路可制造性设计 技术 程玉华 北京大学上海微电子研究院, 上海 201203 E-mail: chengyh@ 收稿日期: 2008-01-10; 接受日期: 2008-04-09 国家自然科学基金资助项目(批准号: 摘要 简要讨论纳米 CMOS 工艺下集成电路的可制造性设计 关键词 (DFM)技术. 首先讨论纳米 CMOS 中与制造性有关的工艺和器件 可制造性设计(DFM) 问题, 然后探讨 DFM 需要的工艺和器件建模工作. 最后对包括有 基于成品率的设计 可制造性设计技术的集成电路设计流程和能较好地在大规模集成 纳米CMOS 集成电路设计 集成电路设计方法学 电路设计环境中开发设计/制造交互界面的有关EDA 做简单介绍. CMOS 设计技术平台 随着生活水平的持续提高和全球经济的稳定发展, 对于小尺寸、低价格和低功耗的电子产 品的需求急剧增加. CMOS 集成电路可以实现这些目标, 从而被广泛应用于各商业电子产品, 因而推动 CMOS 技术不断向先进工艺节点发展直到目前的纳米工艺技术阶段. 纳米工艺所制 造的芯片上晶体管数量大大增加, 极大地改进了芯片性能且减小了制造成本, 这使得纳米尺 寸CMOS 集成电路成为实现系统集成最具吸引力的技术. 然而如图 1所示, 纳米工艺下电路设 计(包括设计工具和掩膜制造) 的成本大大增加. 这样, 一次性流片成功从而节约成本便成为对 芯片设计者的基本要求. 此外, 如何改进芯片的成品率, 已经不再仅仅是芯片制造者的责任, 现在也