第一章(第1讲)11EDA技术及发展12EDA设计流程13硬件描述语言14可编程逻辑器件15常用工具 思考教材编辑.pptVIP

一般的设计输入编辑器都支持图形输入和HDL文本输入。图形输入通常包括原理图输入、状态图输入和波形图输入3种常用的方式。原理图输入方式沿用传统的数字系统设计方式，即根据设计电路的功能和控制条件，画出设计的原理图或状态图或波形图，然后在设计输入编辑器的支持下，将这些图形输入到计算机中，形成图形文件。 2010-2-1 EDA技术与DE2实践 * 图形输入方式与PROTEL作图相似，设计过程形象直观，而且不需要掌握硬件描述语言，便于初学或教学演示。但图形输入方式存在没有标准化、图形文件兼容性差、不便于电路模块的移植和再利用等缺点。 2010-2-1 EDA技术与DE2实践 * 3. 波形输入方式 波形输入主要用于建立和编辑波形设计文件及输入仿真向量和功能测试向量。波形设计输入适合用于时序逻辑和有重复性的逻辑函数，系统软件可以根据用户定义的输入／输出波形自动生成逻辑关系。 波形编辑功能还允许设计者对波形进行复制、剪切、粘贴、重复与伸展，从而可以用内部节点、触发器和状态机建立设计文件，并将波形进行组合，显示各种进制的状态值。还可以通过将一组波形重叠到另一组波形上，对两组仿真结果进行比较。 2010-2-1 EDA技术与DE2实践 * 图1.1 EDA设计流程 2010-2-1 EDA技术与DE2实践 * 设计准备 设计输入 设计处理 1.2.3 设计处理 设计处理是EDA设计中的核心环节。在设计处理阶段，编译软件对设计输入文件进行逻辑化简、综合和优化，并适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。设计处理主要包括设计编译和检查、设计优化和综合、适配和分割、布局和布线、生成编程数据文件等过程。 2010-2-1 EDA技术与DE2实践 * 1. 设计编译和检查 设计输入完成之后，立即进行编译。在编译过程中，首先进行语法检验，如检查原理图的信号线有无漏接、信号有无双重来源、文本输入文件中关键词有无错误等各种语法错误，并及时标出错误的类型及位置，供设计者修改。然后进行设计规则检验，检查总的设计有无超出器件资源或规定的限制并将编译报告列出，指明违反规则和潜在不可靠电路的情况以供设计者纠正。 2010-2-1 EDA技术与DE2实践 * 2. 设计优化和综合 设计优化主要包括面积优化和速度优化。面积优化的结果使得设计所占用的逻辑资源（门数或逻辑元件数）最少：时间优化的结果使得输入信号经历最短的路径到达输出，即传输延迟时间最短。综合的目的是将多个模块化设计文件合并为一个网表文件，并使层次设计平面化（即展平）。 2010-2-1 EDA技术与DE2实践 * 3. 适配和分割 在适配和分割过程，确定优化以后的逻辑能否与下载目标器件CPLD或FPGA中的宏单元和I／O单元适配，然后将设计分割为多个便于适配的逻辑小块形式映射到器件相应的宏单元中。如果整个设计不能装入一片器件时，可以将整个设计自动分割成多块并装入同一系列的多片器件中去。 分割工作可以全部自动实现，也可以部分由用户控制，还可以全部由用户控制。分割时应使所需器件数目和用于器件之间通信的引脚数目尽可能少。 2010-2-1 EDA技术与DE2实践 * 4. 布局和布线 布局和布线工作是在设计检验通过以后由软件自动完成的，它能以最优的方式对逻辑元件布局，并准确地实现元件间的布线互连。布局和布线完成后，软件会自动生成布线报告，提供有关设计中各部分资源的使用情况等信息。 2010-2-1 EDA技术与DE2实践 * 5. 生成编程数据文件 设计处理的最后—步是产生可供器件编程使用的数据文件。对CPLD ( Complex Programmable Logic Device，复杂可编程逻辑器件)来说，是产生熔丝图文件，即JEDEC（电子器件工程联合会制定的标准格式，简称JED文件）文件：对于FPGA（Field Programmable Gates Array，现场可编程门阵列）来说，是生成位流数据文件（Bit-stream Generation，简称BG文件）。 2010-2-1 EDA技术与DE2实践 * 图1.1 EDA设计流程 2010-2-1 EDA技术与DE2实践 * 设计准备 设计输入 设计处理 设计校验 （前仿真） 设计校验 后仿真或延时仿真 1.2.4 设计校验 设计校验过程包括功能仿真和时序仿真，这两项工作是在设计处理过程中同时进行的。功能仿真是在设计输入完成之后，