电大电工电子技术第10章 触发器与时序电路.pptVIP

10.1 常用触发器 例10.1 10.1.3 JK触发器 1. 置位功能：当J=1，K为任意状态时，置位端J高电位有效，实现置位功能，即Q=1,Q=0。 2. 复位功能：当J=任意值，K＝1时，复位端K高电位有效，实现复位功能，即Q=0,Q=1。 3. 保持功能：当J=0，K＝0时，两输入端均处于无效高电位状态，电路输出状态保持不变。 4.翻转功能：当J=1，K=1时，两输入端均处于有效高电位状态，实现翻转功能，即Qn＋1＝Qn。将JK触发器的JK连接在一起，称为输入端T，则构成T触发器。 例10.2 10.1.5 D触发器 10.3 寄存器 10.5 脉冲波形的产生与整形 1. 当2脚为低电位时（低于1/3E），输出端被置为成高电位。1，7脚相当于开路。 2. 当6脚为高电位时（高于2/3E），同时2脚也不时低电位，输出端被置为低电位。0，7与地连通。 注意：2脚优先级高于6脚，即当2脚为地电位时，首先执行2脚置位功能。 3. 当不满足2脚为低电位，6脚为高电位的条件时，输出功能保持不变。 10.5.2 脉冲产生电路 555振荡电路的结构的特点：2，6脚连接在一起，再与定时电容C相连接。放电端7脚连接至电阻R1和R2的中点，电路无需外加输出信号。电路的振荡周期公式为： 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 按功能分 数码寄存器 移位寄存器 单向移位寄存器 双向移位寄存器 本节重点介绍四位双向通用移位寄存器 74194－－－4位双向移位寄存器 74194功能表 A Q B Q S D C B A C Q D Q 74194 S CLR CLK ∧ 0 1 SLSER SRSER 逻辑符号 74194－－－4位双向移位寄存器 74194－－－4位双向移位寄存器 74194是正边沿型触发器 功能表介绍逻辑功能 功能表 第一行：当清零端CLR有效时，无论其他输入端是什么状态，输出端清零。 第二行、第三行：时钟CLK为低电位或模式信号S1S2＝LL=00时，执行保持功能，即输出输入端状态不变。 第四行：模式信号S1S2＝LL=11，在时钟CLK上升沿，执行并行输入功能。设四输入信号为DCBA＝dcba，则输出为QDQCQBQA=DCBA=dcba 第五行：模式信号S1S2＝HL=10，在时钟CLK上升沿，执行左移输入功能。若左移输入信号为SLSER＝H=1，则输出为HQCQBQA。若左移输入信号为SLSER＝L=0，则输出为LQCQBQD。 第六行：模式信号S1S2＝LH=O1，在时钟CLK上升沿，执行右移输入功能。若左移输入信号为SLSER＝H=1，则输出为QDQCQBH。若左移输入信号为SLSER＝L=0，则输出为QDQCQBL。 例10.4 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。 10.4 计数器 计数器有许多不同的类型： ①按时钟控制方式来分，有异步、同步两大类； ②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类； ③按模值来分，有二进制、十进值和任意进制计数器。 74161计数器 74161 功能表 ENT ENP CLK 74LS161 QA QB QC QD 逻辑功能示意图 CLR A B C D C LD 二进制逻辑框图 第一行：当清零端为的电位有效状态时，无论其他输入端时什么状态，输出被清零。 第二行：置数端为低电位有效状态，在时钟的上升沿，输出被置数为输入，即QDQCQBQA＝DCBA 第三行、第四行：两控制端ENP,ENT只要有一个处于无效低电位状态，则计数器输出不会发生变化。为计数保持状态。 第五行：两控制端ENP、ENT均处于高电位有效状态，时钟的上升沿，输出按状态图完成16个计数状态。 功能表 计数器的16个计数状态图 0000→0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 → 1010 → 1011 → 1100 → 1101 → 1110 → 1111 → 0000 可见，加法计数器是按照二进制加法进行的。 555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器