东南大学门电路和组合逻辑电路实验报告材料实用模板..docVIP

实用标准文案 文档 东南大学电工电子实验中心 实 验 报 告 课程名称: 第 次实验 实验名称: 院 (系 :专 业: 姓 名:学 号: 实 验 室 : 实验组别: 同组人员:实验时间:年 月 日 评定成绩:审阅教师: 一、实验目的 二、实验原理 三、预习思考题 1、下图中的两个电路在实际工程中经常用到,其中反相器为 74LS04,电路中的电阻起 到了保证输出电平的作用。分析电路原理,并根据器件的直流特性计算电阻值的取值范围。 N 个 N 个 (a (b 答:① 电路 (a使用条件是驱动门电路固定输出为低电平 ② 电路 (b使用条件是驱动门电路固定输出为高电平 2、下图中的电阻起到了限制前一级输出电流的作用,根据器件的直流特性计算电阻值 的取值范围。 N 个 答: 3、图 2.4.1 用上拉电阻抬高输出电平中, R 的取值必须根据器件的静态直流特性来计 算,试计算 R 的取值范围。 5 V 图 2.4.1 用上拉电阻抬高输出电平 答: 4、图 2.4.3(a中 OC 外接上拉电阻的值必须取的合适,试计算在这个电路中 R 的取值范 围。 (a OC 门做驱动 答: 5、下图中 A 、 B 、 C 三个信号经过不同的传输路径传送到与门的输入端,其中计数器为 顺序循环计数, 即从 000顺序计到 111, C 为高位, A 为低位。 A 、 B 、 C 的传输延分别为 9.5nS 、 7.1nS 和 2nS 。试分析这个电路在哪些情况下会出现竞争-冒险,产生的毛刺宽度分别是多 少。 答: 四、实验内容 必做实验: A 2.5节 实验:门电路静态特性的测试 内容 7. 用 OC 门实现三路信号分时传送的总线结构框图如图 2.5.4所示, 功能如表 2.5.2所示。 (注意 OC 门必须外接负载电阻和电源, E C 取 5V D 2 D 1 D 0 图 2.5.4 三路分时总线原理框图 ① 查询相关器件的数据手册,计算 OC 门外接负载电阻的取值范围,选择适中的电阻 值,连接电路。 答:详细计算步骤: 电路图: ② 静态验证:控制输入和数据输入端加高低电平, 用电压表测量输出高低电平的电压 值,注意测量 A 2A 1A 0=000时的输出值。 数据分析: ③ 动态验证:控制输入加高低电平, 数据输入端加连续脉冲信号, 用示波器双踪显示 输入和输出波形, 测量波形的峰峰值、 高电平电压和低电平电压, 对结果进行分析 并解释为什么要选择“ DC ” 。 答: 波形显示如下: 数据分析: ④ 器件电源电压 V CC 仍为 5V , 将 E C 改为 10V , 重复①和②, 分析两者的差别。 注意, 不要直接将 V CC 改为 10V ,避免烧毁器件。 答:(同学们自己设计表格,进行数据分析比较,得出结论 内容 8.用三态门实现实验内容 7三路信号分时传输 ① 重复实验内容 7中的②和③, 注意不要同时将两个或两个以上的三态门的控制端处 于使能状态。 答:电路图: 波形显示如下: 数据分析: ② 将 A 2A 1A 0设为 “000” , D 2D 1D 0设为 “111” ,此时输出端为高阻状态,测量输出端电 压值,总结如何用万用表判断高阻态。 答: ③ 将 A2A1A0 设为“011”， D2D1D0 设为“010”，此时破坏了三态门的使用规则，测量输 出端电压值，总结如何用万用表判断两个或两个以上普通门输出端短接。 （在测量 的时候应该尽量缩短两个控制端属于使能状态的时间） 。 答： B）2.7 节 实验：门电路动态特性测试 内容 1．用环形振荡器测量 74LS04、74HC04 的传输延时时间 答： 内容 2．在 74LS04 传输延时测量电路中加入长导线，观察延时造成的振荡周期变 化 答： C）2.10 节 实验：SSI 组合逻辑设计及竞争-冒险现象 内容 5．竞争-冒险现象的观察和消除（具体内容有所修改，请参看教学网站相关 内容） 答： 选做实验： ① 2.5 节 实验：门电路静态特性的测试 内容 2．分别测量 74LS04 和 74HC04 的静态参数极限值，并计算噪声容限和扇出数 内容 4．用 74LS04 和 74HC04 门电路驱动发光二极管 内容 5．观察叠加交流噪声信号的影响（74LS04） 内容 6．TTL 门驱动 CMOS 门实验 ② 2.7 节 实验：门电路动态特性测试 内容 3．测量增加 RC 负载后的环形振荡器，RC 负载对传输延时的影响 ③ 2.10 节 实验：SSI 组合逻辑设计及竞争-冒险现象 内容 1．数值判别电路 内容 4．停车场交通控制系统