集成电路设计方法-ch2.ppt

第二章 各种设计方法 集成电路的基本知识 全定制设计方法 半定制设计方法 有通道门阵列法 门海法 定制设计方法-标准单元法 可编程逻辑器件设计方法 逻辑单元阵列设计方法 全定制设计方法 首先确定芯片的功能、性能、允许的芯片面积和成本，设计人员要对结构、逻辑、电路等各个层次进行精心的设计，对不同方案进行反复比较，特别要对于影响性能的关键路径做出深入的分析。 全定制版图设计的特点是针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速度和功耗)以及最小的芯片面积。 利用人机交互式图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。 对于特殊的元件或连线，版图绘制人员必须需精心设计每一个器件和连线，因而效率很低。 对于具有重复性结构的网络如ROM、RAM、乘法器等，设计人员对这些网络中的不同单元进行精心的人工设计，然后利用人机交互图形系统具有的强有力的重复或形成矩阵的功能得到整个网络的版图， 设计相应的外围电路、输入/输出接口，完成整个设计。 在版图设计阶段，除了要有人机交互图形编藐辑系统支持外，还要求有完整的检查和验证工具。这些工具包括设计规则检查、电学规则检查、连接性检查、版图参数提取、电路图提取、版图与电路图一致性检查等。 半定制设计方法-有通道门阵列法 定义： 门阵列是在一个芯片上把门或单元(含有若干个器件)排列成阵列形式，单元被排列成行，行与行之间留有作为连线用的通道区，通道的高度是固定的。 “有通道门阵列” 通道门阵列的基片结构 有通道门阵列法 定义：门阵列是在一个芯片上把门或单元(含有若干个器件)排列成阵列形式，单元被排列成行，行与行之间留有作为连线用的通道区，通道的高度是固定的。 “有通道门阵列” 单元：门阵列中的各个单元是完全相同的。每个单元含有若干器件，通过连接单元内的器件使每个单元实现某类门的功能，再通过各单元之间的连接实现电路的设计要求。 布线通道：为了保证单元之间的布线具有100％的布通率，希望有较宽的通道，但这会导致无用的走线区域，因而浪费硅面积。 连线：如果门阵列允许有双层金属连线，则两层金属之间通过“通孔”(via)相连；如果只允许单层金属连线，当垂直线段为金属时，则水平线段必须采用多晶硅。 I/O或压焊块：门阵列的另一特点是在它的基片四周，布有固定数目的输入/输出单元和压焊块。 宏单元：对于一些标准的逻辑单元，如“与非”门、 “或非”门、触发器等，可事先将若干个单元用确定的连线构成这些标准单元， 即宏单元 由于芯片内的各单元是相同的，通道尺寸是固定的，输入/输出单元和压焊块的形状和数目也是相同的，因此可以采用统一的掩膜版，并可完成连线以外的所有的芯片加工工序(也就是金属化以前的所有工序)，这种经加工后的芯片可以储存起来，在需要时，从中取出一部分加以“单独处理”。 所谓“单独处理”就是根据网络的要求，考虑如何进行门的布局和门之间的连线。这时就需要单独设计和制作用于接触孔和连线的掩膜版。对于单层布线工艺，需再设计制作两块掩膜图2—1 通道门阵列的基片结构 门阵列芯片制造商为适应不同规模电路的要求，设计和制造不同尺寸（不同基本单元数目、I/O数目和压焊块数目）的基片供用户选择。 对于同一系列内的所有门阵列芯片，其内部栅格结构（grid system)是完全相同的，因此对于同一系列，把一种芯片上的设计转移到另一中芯片上是非常容易的。 单层金属布线的栅格结构图 此结构中的基本单元采用六管单元，其特点为： 属于六管单元 单元上部和单元之间的宽多晶硅条用作地道(underpass)。 黑点表示允许进行布线的布线通道。 方块表示接触孔(包括源漏区内的和多晶硅条上的接触孔)。 电源端VDD和电源地端VSS 在布线时，除了按电路要求某连线需要与某一方块(接触孔)相连外，其它连线必须绕过方块，这时此方块就“障碍”。 此结构中，每组单元和多晶硅地道含有21条垂直通道，其中12条在垂直布线时是不受限制，即不会遇到“障碍”的，另外9条则是有限制的。 同一系列内各品种的栅格结构是相同的，即点与点之间、方块与方块之间的间隔是相同的。电源线、地线宽度与位置也是相同的；对不同品种，指的是栅格结构图的大小不同。 “虚假”晶体管效应 在门阵列设计中，当单元之间的连线太拥挤而没有多余的连线通道可利用时，有时不得不将单元中的一根栅作为连线。这根栅的作用仅仅用作通路，但如果不作恰当处理，就会产生“虚假”晶体管效应 用作连线的栅和用作“与非”门的晶体管存在共享的源区/漏区，当共享源区/漏区不接Vss和Vdd；这时用作连线的栅就会对共享源/漏区上的电平做出控制，这就是所谓的“虚假”晶体管效应 在两个独立的元件之间采用“电源连接”技术可防止“虚假”晶体管(phanton transistors)效应