1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 数据通信与网络

数字电路与逻辑设计期终试题A卷.pdfVIP

数字电路与逻辑设计期终试题A卷.pdf

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    4. 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
    5. 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
    6. 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
    7. 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
    查看更多
    数字逻辑设计期终试券数字电路与逻辑设计期终试题卷班级学号姓名成绩题号总分满分得分选择题在对的描述前打圈分若要求某序列逻辑的有效状态数是则其触发器的级数应这样确定设计计数型时序逻辑时触发器的级数和有效状态数的关系是计数型序列发生器的特点是节省触发器资源可生成同一长度的多种序列输出的序列不干净实现简单占用资源少通过触发器的同步输入端来改变其状态要注意必须有信号才能起作用构成同步端输入的各个信号必须都满足和的要求脉冲宽度必需满足高电平和低电平脉宽要求相对于同步计数器异步计数器的特点是因各级采用不同的时

    数字逻辑设计》期终试券 2000/6/23 《数字电路与逻辑设计》期终试题（A 卷） 班级：学号_________姓名__________成绩__________ 题号 1 2 3 4 5 6 7 8 9 10 11 总分 满分 15 10 5 10 10 5 5

    您可能关注的文档

    最近下载

    文档评论（0）

    zxj41231 + 关注
    实名认证
    文档贡献者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >