全加器的应用总结.docx

全加器的应用总结 　　4位全加器的设计实验报告　　班级：通信12-2班学号：姓名：韦建萍　　一、实验目的　　熟悉利用QuartusII的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计，掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。　　二、实验原理　　一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。加法器举例说明：设M=1101，N=1110，CIN=0，则　　1、半加器的电路：　　2、全加器的电路：　　三、实验内容和步骤　　1、完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真；半加器电路原理设计图如图：　　半加器电路仿真图如图：　　全加器电路原理设计图如图：　　全加器电路仿真图如图：　　2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成4位全加器，并完成编译、综合、适配、仿真。　　4位全加器电路原理图如图：　　4位全加器仿真图如图：　　四、仿真分析及心得体会　　仿真分析：　　四位全加器S0为和位，C0为进位，当a0=1，b0=1时，S0=0，C0=1,就是和位为零，进位进1。以此类推，当a1=1，b1=0，C0=1时，和位S0=0,进位C0=1。　　实验体会：　　通过这次实验让我学会了如何掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程，利用QuartusII的原理图输入方法设计简单组合电路，掌握层次化设计的方法。　　实验五全加器的设计及应用　　一、实验目的　　进一步加深组和电路的设计方法。　　会用真值表设计半加器和全加器电路，验证其逻辑功能。掌握用数据选择器和译码器设计全加器的方法。　　二、预习要求　　根据表5-1利用与非门设计半加器电路。　　根据表5-2利用异或门及与非门设计全加器电路。　　三、实验器材　　实验仪器：数字电路实验箱、万用表；实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；　　四、实验原理　　1.半加器及全加器　　电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。半加器　　只考虑了两个加数本身，而没有考虑由低位来的进位，称为半加，完成半加功能的电路为半加器。框图如图5-1所示。一位半加器的真值表如表5-1所示。　　表5-1半加器真值表　　和数SCi向高位进位　　1位半加器加数AiBi被加数　　图5-1半加器框图　　由真值表写逻辑表达式：　　?Si?AiBi?AiBi?Ai?Bi　　?　　C?ABiii?　　画出逻辑图，如图5-2所示：　　逻辑图逻辑符号图5-2半加器　　全加器　　能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端：Ai、Bi、Ci?1；2个输出端：Si、Ci。　　下面给出了用基本门电路实现全加器的设计过程。1）列出真值表，如表5-2所示。　　表5-2全加器真值表　　半加器　　全加器　　从表5-2中看出，全加器中包含着半加器，当Ci?1?0时，不考虑低位来的进位，就是半加器。而在全加器中Ci?1是个变量，其值可为0或1。　　2）画出Si、Ci的卡诺图，如图5-3所示。　　BiCi-1Ai0001　　01　　11　　10　　BiCi-1　　Ai0001　　01　　11　　10　　01　　　　00　　00　　SiCi　　图5-3　　全加器的卡诺图　　3）由卡诺图写出逻辑表达式：　　Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1　　?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1?Ai?Bi?Ci　　Ci?ACii-1?AiBi?BCii-1?AiBi?(Ai?Bi)Ci-1　　如用代数法写表达式得：　　Si??m(1,2,4,7)?Ai?Bi?Ci?1　　Ci??m(3,5,　　6　　,7)?AiBiCi?1?AiBiCi?1?AiBiCi?1?(Ai?Bi)Ci?1?AiBi　　?Si?Ai?Bi?Ci-1　　?　　C?AB?(A?B)C?iiiiii-1　　即：　　4）画出逻辑图，如图5-4所示；图5-4是全加器的逻辑符号。　　逻辑图逻辑符号　　图5-4全加器　　五、实验内容　　1．利用异或门及与非门(转载于: