数字电路基础D0503寄存器和移位寄存器.docVIP

5.3寄存器和移位寄存器 5.3.1寄存器 寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。 图5-3-l所示是由边沿D触发器组成的4位寄存器74LSl75的逻辑电路图，其输出状态仅取决于CP上升沿到达时刻的输入状态。 5.3.2锁存器 由同步D触发器组成的寄存器，称为锁存器。图5-3-2所示是双二位锁存器74LS75的逻辑电路图。 时钟信号端接入锁存信号，锁存信号没到来时，输出状态随输入状态的改变而变化(相当于输出直接接到输入端，即所谓“透明”)，当锁存信号到达时，锁存器输出状态保持锁存信号跳变时的输出状态。寄存器和锁存器虽然都能暂存数码，但是由于采用了不同触发方式的触发器，其适用范围是不同的。 5.3.3移位寄存器 移位寄存器不但具有寄存器的功能——可以暂存数码，还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。 1．单向移存器 HYPERLINK ..\\GIF\\TU5-3-3.GIF 图5-3-3所示为由4个边沿D触发器组成的移位寄存器。触发器间接移位方式串接，即每个触发器的输出端依次接到下一个触发器的输入端。 假定输人信号D为串行数码，依次为1101，移位寄存器的初始状态QoQ1Q2Q3＝0000， 第一个移位脉冲(时钟脉冲)作用下，数值1存人Fo，Fo的原有Qo(0)移至Fl，依次右移，即QOQlQ2Q3 ＝1000；在第二个移位脉冲作用下，数值0存入Fo，依次右移，有QOQlQ2Q3＝0100。单向移位寄存器的状态转换表，如表5-3-1所示。 经4个CP触发，与CP同步的串行数码“1101”，就由FO输入端全部移人移存器。这时“1101”码可以从QOQlQ2Q3端并行输出；从而实现了将串行码(时间先后码)转换成并行码(空间位置码)的串／并转换功能，即串入一并出功能。 当需要串行输出时，则以Q3为串行输出端，再经4个移位脉冲，移存器中存入的4位数码 “1101”可由Q3端全部移出(输出)，实现串入一串出功能，从而达到对串行码延时的目的。 单向移存器CC4015、CC4006以图5-3-3为主干电路，可以实现串入一串／并出功能。 如果首先将四位数码并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器里的4位代码将从串行输出端依次输出，从而实现了数据的并入一串出功能。为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上又附加了数据并行输入、并行输出、异步置零等功能。图5-3-4所示为4位并行单向移存器 74LSl95的逻辑电路图和逻辑符号图。 由图中可知： 端为异步清零端，负脉冲清零。 ② CP经G2反相，所以各触发器均由CP上升沿触发。 ③ Do—D3为并行数码输入端；J、为串行数码输入端；Qo一Q3为并行输出端，为末级的互补输出端。 ④ 为移位／置数功能控制端。 当＝0时，与或门G5—G8中右边的与门开放，数据Do—D3通过门G5一G8，在CP触发后，分别存入各触发器，实现并行输入功能。 当＝l时，与或门G5一G8 在CP驱动下，实现右移和串行输入功能. 数据由J、K端串行输入。若将J与K端短接，并定为D端、则有 因此，要输入串行码时，只需从J、的短接端D输入即可。上述功能归纳如表5-3-2所示。 下面通过例题分析74LSl95集成片的应用。 [例5—3—1]分析图5-3-5逻辑功能。 2．双向移存器 移存器不仅能进行单方向移动，通过控制信号，既能左移又能右移，构成双向移存器。图 5-3-6所示74LSl94为双向移存器的典型例子。DsR为右移输入端，DsL为左移输入端，S1、So 为工作方式控制端。 其功能表如表5-3-3所示。 [例5-3-2]分析如图5-3-7所示的由4位双向移存器74LSl94构成的分频器的分频系 数。要求画出状态转换表和时序图。 解 (略) 与74LS194类似的产品还有8位双向移存器74LSl94除了位数增加外，其他也与 74LSl94相同。 [例5-3-3]分析图5-3-9所示的程序分频器，说明程序输入与输出之间的逻辑关系。并画出当程序输入A2 A1 Ao＝010时，Qo端对应于CP的输出波形。 解: 74LSl38是3／8线译码器，它根据输入数据A2Al Ao的不同，在对应的输出端子输出低电平，其他输出端子都输出高电平。 若程序输入A2AlAo＝010，则译码器的输出只有＝0，其他输出都为“1”。 假设加