基于Verilog实现一维数字信号处理算法(FIR滤波器).docVIP

广东工业大学研究生课程考试试卷封面 学院： 题号 分数 1 2 3 4 5 6 7 8 合计 平时成绩 总评成绩 开课单位： 专业： 姓名： 学号： 考试科目: 学生类别： 考试时间: 第 周星期 ( 年 月 日) 开课学期： 年秋季 任课教师： 说明：1.以上左栏学生填写,右栏老师填写; 2.学位课考试的答题均写在答题纸上,考查课若无课堂考试可不用答题纸，但仍应填写此页封面; 3.平时成绩根据任课教师所写的课程教学大纲规定评定； 4.任课教师评完分后从网上录入成绩，再打印成绩单一式两份连同试卷、答题纸交教务员保管（保管四年）。 1.设计内容 本设计是一个基于FPGA的一维数字信号处理算法的FIR的设计，设计使用Verilog语言编写FIR滤波器的模块，通过编译和综合，并通过MATLAB和modelsim仿真对比验证设计结果。 2.设计原理 有限冲击响应(FIR)滤波器和无限冲击响应(IIR)滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单,但它相位的线性,要采用全通网络进行相位校正。图象处理以及数据传输,都要求信道具有线性相位特性,而有限冲击响应(FIR)滤波器既具有严格的线性相位,又具有任意的幅度。 与此同时FIR滤波器还具有以下优点： (1)FIR滤波器的单位抽样响应是有限长的, 在有限z平面上不存在极点，其运算结构中不存在反馈支