PAL_D电视信号VHDL及VERILOG HDL程序代码.docVIP

下载本文档

2
0
约1.94万字
约 15页
2019-05-02 发布于江西
举报
版权申诉

PAL_D电视信号VHDL及VERILOG HDL程序代码.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAL_D电视信号VHDL以及verilog源程序！FPGA设计PAL_D电视信号！VHDL源程序！两个程序都是黑白的video信号，输出可以直接在视频显示器上显示。--#############################################################################--??File Name :TV_SIGNAL05.VHD--??Version:?? 1.0??????????????????????Data : --??Time :???? 11:52--??Author :?? Email:??htank@163.com--??Commany:??--??LOGIC CORE:???????? TV SIGNLA??module?????? --??MODULE NAME:????????TV_SIGNAL04 --??FUNCTIONAL DESCRIPTION :--??????This module is the TV SIGNAL. --??????--????????Copyright (C)1997-2003 *****Corporation--#############################################################################LIBRARY ieee;USE ieee.std_logic_1164.all;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TV_SIGNAL05 ISPORT(????????VCLK_39?????????????? : IN??STD_LOGIC;??--3.9mhz????????VCLK_165???????????? : IN??STD_LOGIC;??---16.5mhz????????VIDEO??????????????????: OUT STD_LOGIC_VECTOR(9 DOWNTO 0)); END TV_SIGNAL05 ;ARCHITECTURE a OF TV_SIGNAL05??ISSIGNAL????HRST_D????????????????: STD_LOGIC;SIGNAL????HRST_B_D??????????????: STD_LOGIC;SIGNAL????VRST_B_D??????????????: STD_LOGIC;????SIGNAL????HSYNC_L,VSYNC_L?????? : STD_LOGIC;SIGNAL????COM_VH_D,COM_VH_DD????: STD_LOGIC;SIGNAL????VRST_B_DD???????????? : STD_LOGIC;????SIGNAL????VLINE???????????????? : INTEGER RANGE 0 TO 625;????SIGNAL????RESET???????????????? : STD_LOGIC; ????SIGNAL????COM_VH_B_D????: STD_LOGIC; BEGINPROCESS (VCLK_39)????VARIABLE temp : INTEGER RANGE 0 TO 31;?? BEGINIF (Vclk_39EVENT AND Vclk_39= 1) THEN????????????IF TEMP=20 THEN ??????????????RESET?? =1;???????????? ELSE ??????????????RESET?? =0;??????????????TEMP:= TEMP +1;????????????END IF;????????END IF;???? END PROCESS;PROCESS (VCLK_39,reset) ----TV,VGA_TV_ST????VARIABLE temp_tv : INTEGER RANGE 0 TO 255;????VARIABLE VLINE???? : INTEGER RANGE 0 TO 628; －－－2003.10.20修改BEGIN?? IF?? reset =0 THEN --VGA_TV_ST=1 OR????temp_tv := 0;????????????VLINE:= 1;????????????ELSIF (VCLK_39EVENT AND VCLK_39= 1) THEN??????temp_tv :=temp_tv +