第五章有限状态机设计.pptVIP

第五章 有限状态机设计 有限状态机及其设计技术是实用数字系统设计中的重要组成部分，是实现高效率高可靠性逻辑控制的重要途径。 本章重点介绍用VHDL设计不同类型有限状态机的方法。 5.1 一般有限状态机的设计 第一句定义的数据类型st1是一个具有16个元素的数组型数据类型；数组中的每一个元素的数据类型都是STD-LOGIC型。 第二句定义的数据类型Week为枚举类型，是由一组文字符号表示的；其中每一文字都代表一个具体的数值，例如： 令sun=“1100”。 AD574简介 AD574采用快速逼近法，模拟信号的输入有四档标准范围：0--+10V；0---+20V；+5V；+10V 转换速度为20μs,低功耗390mW 28脚双列直插式封装 AD574是12位逐次比较型A/D转换器，共有12根数据线 AD574的字节短周期控制线（A0） 读转换数据控制脚（R/C） 工作状态指示端（STATUS） 图5-7 例5-4状态机综合后的RTL电路模块图 5.2.2 单进程Moore型有限状态机 5.2.2 单进程Moore型有限状态机 图5-8 例5-4单进程状态机工作时序 5.2.2 单进程Moore型有限状态机 图5-9 对应于例5-4的2进程状态机工作时序图 5.3 Mealy型有限状态机的设计 【例5-5】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MEALY1 IS PORT ( CLK ,DATAIN,RESET : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)); END MEALY1; ARCHITECTURE behav OF MEALY1 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL STX : states ; BEGIN COMREG : PROCESS(CLK,RESET) BEGIN --决定转换状态的进程 IF RESET =1 THEN STX = ST0; ELSIF CLKEVENT AND CLK = 1 THEN 接下页 * * 5.1.1 为什么要使用状态机 5.1 一般有限状态机的设计 ? 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。 ? 状态机的结构模式相对简单，设计方案相对固定。 ? 状态机容易构成性能良好的同步时序逻辑模块。 ? 状态机的VHDL表述丰富多样、程序层次分明。 ? 在高速运算和控制方面，状态机更有其巨大的优势。 ? 就可靠性而言，状态机的优势也是十分明显的。 5.1 一般有限状态机的设计 5.1.2 用户自定义数据类型定义语句 TYPE语句用法如下： TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 ; 或 TYPE 数据类型名 IS 数据类型定义 ; 以下列出了两种不同的定义方式： TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; 5.1 一般有限状态机的设计 VHDL中的枚举类型是一种特殊的类型，它们是用文字符号表示一组实际的二进制数。设计者在设计中将表征每一状态的二进数组用文字符号来代表，称状态符号化。 TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; 这里，信号present_state和next_state的数据类型为m_state，它们的取值范围是可枚举的，即可从st0—st5六种。 布尔数据类型的定义语句是： TYPE BOOLEAN IS （FALSE，TRUE） ； TYPE my_logic IS ( 1 ，Z ，U ，0 ) ; SIGNAL s1 : my_logic ; s1 = Z ; 实际上，在VHDL中的许多常用的数据类型，如BIT、BOOLEAN、CHARACTER、STD-LOGIC等都是程序包中已定义的枚举型数据类型。例如： 当然，枚举类型也可直接用数值来定义，但必须使用单引号。如： 5.1 一般有限状态机的设计 5.1.2 用户自定义数据类型定义语句 子类型SUBTYPE的语句格式如下： SUBTYPE 子类型名 IS 基本数据类