福建师范大学数学与计算机科学学院电子技术基础（数字电路）课件第五章 时序逻辑电路.pptVIP

第五章 时序逻辑电路 §5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 5.3.1 寄存器和移位寄存器 5-3-2 计数器 *5-3-3 顺序脉冲发生器 （选修） §5-4 时序逻辑电路的设计方法 例4 电路如图，试分析电路为几进制计数器，两片之间是几进制。 解： （1）片的进位信号控制（2）片的使能端， Y 端是此计数器的进位输出端，进位信号为Y=0。 两片之间是16进制。 当两片计数到0100、0010状态时， Q3 Q2 Q1 Q0 C CP ET EP 74LS161 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP ET EP 74LS161 RD LD D3 D2 D1 D0 CP 1 （1） （2） 1 1 Y 同步CP方式。 （2）片仅在 ET=EP=C1=1 的时间内计数。 1、连接方式与特点 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 电路总体置入0。 （2）片 （1）片 CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数 1 … … 16 0 0 0 0 … 0 0 0 1 1 2 … 17 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 15 0 0 0 0 16 1 1 1 1 … … … … 31 0 0 0 1 32 1 1 1 1 32 0 0 1 0 33 0 0 0 0 … … … … 47 0 0 1 0 48 1 1 1 1 48 0 0 1 1 49 0 0 0 0 … … … … 63 0 0 1 1 64 1 1 1 1 64 0 1 0 0 65 0 0 0 0 67 65 0 1 0 0 0 0 0 1 66 0 1 0 0 0 0 1 0 3、进制 M: M = 16×4 + 3 = 67 2、计数状态表 66 67 LD=0 四、移位寄存器型计数器 一般结构： 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 1D C1 FF4 Q4 反 馈 逻 辑 电 路 D1 CP 反馈函数： D1 = F（Q1，Q2，… Qn） 反馈函数不同，电路循环输出的状态也就不同。 （一）环形计数器 1、电路结构 2、反馈函数 D1 = Qn 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 1D C1 FF4 Q4 D1 CP 3、状态转换图 0000 1111 1010 0101 (a) (b) (c) (d) (e) (Q1Q2Q3Q4) 若取(a)为有效循环，则(b)—— (e)就为无效循环。 (a)的循环长度为 n=4, (n是触发器的位数） 从状态转换图知，此电路不能自启动。 接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。 1000 0100 0001 0010 1100 0110 1001 0011 1110 0111 1101 1011 （一）扭环形计数器 1、电路结构 2、反馈函数 3、状态转换图 若取(a)为有效循环，则(b)为无效循环。(a)的循环长度为2n。 在(a)循环状态中，由于电路每次状态转换时，只有一位触发器改变状态，因而将电路状态译码时不会产生竞争—冒险现象。 此电路不能自启动。接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。 D1 = Qn （a) (b) 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 1D C1 FF4 Q4 D1 CP 0000 1000 0001 1110 1100 1111 0011 0111 1010 1101 0100 1011 0110 0101 1001 0010 （三）最大长度移位寄存器型计数器 1、最大长度 循环长度为2n-1 （除0以外） 2、一般电路结构 3、举例（以 n=3 为例） 1）电路结构 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FFn Qn D1 CP … … … 反馈逻辑 =1 =1 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 D1 CP 3）状态转换图 (Q1Q2Q3) 001 100 010 101 011 111 110 000 4）此电路不能自启动。接入适当的反馈逻辑电路，能够使电路自启动（略）。 D1=Q2⊕Q3 2）反馈函数 4、常用3~12位最大长度移位寄存器式计数器的反馈函数 5、伪随机序列发生器 最大长度移位寄存器式计数