电子科技大学数字逻辑设计及应用课件 第五章（3）.3.ppt

第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内 容 回 顾 译码器 编码器 三态器件 多路复用器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 用多路复用器设计组合逻辑电路 多路分配器（demultiplexer） 把输入数据送到m个目的地之一 5.8 奇偶校验电路 奇校验电路（odd-parity circuit） 如果输入有奇数个1，则输出为1。 偶校验电路（even-parity circuit） 如果输入有偶数个1，则输出为1。 回顾：用什么可以判断1的个数？？？ 回顾异或、同或运算 奇偶校验的应用 5.9 比较器（comparator） 比较2个二进制数值并指示其是否相等的电路 等值比较器：检验数值是否相等 数值比较器：比较数值的大小（,=,） 如何构造1位等值比较器？？ —— 利用异或门（同或门） 如何构造多位等值比较器？？ 迭代比较电路 一位数值比较器 ① AB（A=1, B=0）则 A·B’=1 可作为输出信号 ② AB（A=0, B=1）则 A’·B=1 可作为输出信号 ③ A=B ，则A⊙B=1，可作为输出信号 多位数值比较器 4位比较器74x85 比较器的串行扩展 8位比较器74x682 比较器的并行扩展 * * 数字逻辑设计及应用 优先编码器的级联和应用 允许多个信号驱动“同线” 实现数据双向传送 数据总线的表示法 EN SEL D0 Dn-1 Y 使能 选择 n个b位数据源 数据输出 （b位） 标准MSI多路复用器 74x151、 74x153、74x157 扩展多路复用器 当使能端有效时， 最小项之和形式 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 实现逻辑函数 F = ?(A,B,C)(0,1,3,7) C B A VCC F YZ WX 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 思考：利用74x151实现逻辑函数 F = ?(W,X,Y,Z)(0,1,3,7,9,13,14) 降维：由4维?3维 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 VCC Y X W F Z 利用74x151实现 F = ?(W,X,Y,Z)(0,1,3,7,9,13,14) 0 2 6 4 1 3 7 5 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 说明：用具有n位地址输入端的多路复用器，可以产生任何形式的输入变量数不大于n+1的组合逻辑函数。 多路 复用器 SRCA SRCB SRCZ 多路 分配器 BUS DSTA DSTB DSTZ SRCSEL DSTSEL DST : destination SRC : source SEL : select 利用带使能端的二进制译码器作为多路分配器 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 DST0_L DST7_L 数据输入 SRC EN_L 利用74x139实现2位4输出多路分配器（P285） DSTSEL0 DSTSEL1 DSTSEL2 地址 选择 —— 利用使能端作为数据输入端 数据输入 SRC EN_L A0 ? A1 ? … ? An = 1 变量为1的个数是奇数 0 变量为1的个数是偶数 奇校验电路的输出反相就得到偶校验电路 n个异或门级联，形成具有n+1个输入和单一输出的电路 A?B=(A⊙B)’ A?B’=A⊙B A?B=A⊙B’ 对于异或门、同或门的任何2个信号（输入或输出）都可以取反，而不改变结果的逻辑功能（P290 图5-73） F=A?B A B F A B F A B A B F F F=A’?B’ F=(A’?B)’ F=(A?B’)’ I1 I2 I3 I4 IN ODD 菊花链式连接 I1 I2 I3 I4 IM IN ODD 树状连接 9位奇偶校验发生器74x280 （P291 图5－75） 9位奇偶校验发生器74x280（P291 图5－75） A B C D E F G H I EVEN ODD 74x280 用于检测代码在传输和存储过程中是否出现差错 A EVEN ODD 74x280 H I A EVEN ODD 74x280 H I 发 端 收 端 DB[0:7