东北农业大学工程学院数字电子技术课件第5章 时序逻辑电路（6）.ppt

* 5.5.1 可编程逻辑器件 (PLD) (Programmable Logic Device) 一、PLD的基本结构和分类 1. 基本结构 输 入 电 路 与 门 阵 列 或 门 阵 列 输 出 电 路 ? ? ? ? ? ? 输 入 或项 输入项 积项 输 出 1 A A A A A A PLD的输入缓冲电路 5.5 可编程逻辑器件和时序逻辑电路 的VHDL及其仿真 2. 分类 (1) 按可编程情况分 80年代初 可组态 固定 可编程 GAL 70年代末 固定 固定 可编程 PAL 70年代中 固定 可编程 可编程 PLA 70年代初 固定 可编程 固定 PROM 出现年代 输出电路 或阵列 与阵列 分 类 ● PROM — 可编程只读存储器 I2 I1 I0 O2 O1 O 0 与阵列 (固定) 或阵列 (可编程) 缺点： ? 只能实现标准 与或式 ? 芯片面积大 ? 利用率低,不经济 用途： ? 存储器 ? 函数表 ? 显示译码电路 (Programmable Read Only Memory） ● PLA — 可编程逻辑阵列 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (可编程) 优点： ? 与阵列、或阵列 都可编程 ? 能实现最简与或式 缺点： ? 价格较高 ? 门的利用率不高 (Programmable Logic Array) ● PAL — 可编程阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： ? 速度高 ? 价格低 ? 采用编程器现场 编程 缺点： ? 输出方式固定 一次编程 (Programmable Array Logic) ● GAL — 通用阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： ? 具有 PAL 的功能 ? 采用逻辑宏单元 使输出自行组态 ? 功能更强，使用 灵活，应用广泛 (Generic Array Logic) (2) 按可编程和改写方法分 直接在目标系统或线路板上编程 软件 在系统可编程 第四代 擦除、编程同时进行 电擦除 编程器(用户) 第三代 先擦除，后编程 紫外光擦除 编程器(用户) 第二代 固定程序、数据、函数表、字符发生器 不能改写 一次性掩模 （厂家） 第一代 特点、用途 改写方法 编程方式 PLD (3)　按组合、时序分 组合型 PAL 组合 电路 PROM、 PLA 时序 电路 时序型 PAL GAL (也可实现组合电路) 二、PLD的基本原理 PROM的原理已在第三章介绍，不赘述。 PAL的输出方式固定而不能重新组态，且编程是一次性的，使用有较大的局限。 1. GAL16V的基本结构 I0 0 1 2 3 4 5 6 7 ? ? ? 31 0 1 2 3 4 5 6 7 O 输 入 项 CP OLMC ? 可编程与阵列 输入缓冲 输出 三态门 或阵列隐含其中 I0 0 1 2 3 4 5 6 7 ? ? ? 31 0 1 2 3 4 5 6 7 O0 CP OLMC (19) ? O1 OLMC (18) ? 8 9 10 11 12 13 14 15 I1 ? O7 OLMC (12) ? ? OE I7 0 1 2 3 4 5 6 7 ? ? ? 31 2. 输出逻辑宏单元 输出逻辑宏单元 (OLMC — Out Logic Cell) ? OLMC 有 5 种不同的输出组态 ? 5种输出组态由结构控制字来决定 ? 通过编程对GAL芯片内部的结构控制字寄存器 进行设置 (1) OLMC的结构 OE CK I /O(n) 0 1 P T M U X D Q Q 0 1 O M U X F M U X 10 11 01 00 AC0 AC1(n) 11 10 01 00 T S M U X CK OE XOR(n) 接邻近单元输出I /O(m) VCC AC0 AC1(n) AC1(m) 接与 阵列 0 1 两个2选1数据选择器 两 个