河北科技大学信息学院数字电子课件第二章 门电路.pptVIP

第二章 门电路 内容提要 § 2.1 概述 § 2.1 概述 本章小结 第二章 门电路 内容提要 输入端 “1”,“0”？ 三、输入端负载特性 A VCC Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D2 b1 c1 ui RP 【 】 内容回顾 对TTL电路而言，当输入端对地电阻RP≤0.7kΩ时，认为ui为低电平，称为关门电阻ROFF。 对TTL电路而言，当输入端对地电阻RP ≥ 1.5kΩ时，认为ui为高电平，称为开门电阻RON。 【 】 内容回顾 N1 显然： N1×2IIH ≤ IOH N1 ≤ IOH /2IIH 前级输出为高电平时 IIH IIH IIH IOH IIH IIH 【 】 内容回顾 2.4.4 其他类型TTL门电路 N2 显然： N2×IIL ≤ IOL N2 ≤ IOL /IIL 前级输出为低电平时 IIL IIL IOL IIL 与非门扇出系数的计算 前级输出为高电平时，N1决定于输入端的个数；前级输出为低电平时，N2决定于门的个数。取较小者为扇出系数。 【 】 内容回顾 二、TTL或非门 或非门扇出系数的计算 前级无论输出为高低电平，N都决定于输入端的个数。 【 】 内容回顾 1. 悬空的输入端相当于接高电平。 2. 为了防止干扰，可将悬空的输入端接高电平或并联使用。 【例1】说明图中TTL电路的输出状态。 ≥1 VCC 悬空 10k 51Ω VIH ROFF ＝ 0.7kΩ RON ＝1.5kΩ ROFF ＝ 0.7kΩ RON ＝1.5kΩ 【例2】说明图下列情况下，万用表的测量 结果是多少？ vI V （1）vI悬空； （2）vI接低电平（0.2V）； （3）vI接高电平（3.2V）； （4）vI经51Ω电阻接地； （5）vI经10kΩ电阻接地。 A Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 100k （1）vI悬空 1.4V 万用表的内阻 vI V A Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 100k （2） vI接低电平（0.2V） 0.2V vI V A Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 100k （3） vI接高电平（3.2V） 1.4V vI V A Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 100k （4） vI经51Ω电阻接地 0V vI V A Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 100k （5） vI经10kΩ电阻接地 1.4V vI V 三、集电极开路的门（OC门） Y1 Y2 Y ? VCC Y R4 R3 T4 T5 ? ? D2 Y1 Y2 ? （1）输出电平固定； （2）输出端不能“线与” 。 （输出端并联使用） A VCC Y R4 R2 R1 T2 R3 T4 T1 T5 ? ? ? ? ? ? D1 D3 b1 c1 B D2 1. 电路结构 A VCC Y R2 R1 T2 R3 T1 T5 ? ? ? D1 b1 c1 B D2 T5管集电极开路 1. 电路结构 符号 ！ 应用时输出端要接一上拉负载电阻RL RL VCC +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C ? ? ? ? 2. OC门可以实现“线与”功能 UCC F1 F2 F3 F F=F1F2F3 RL 输出级 ? ? UCC RL T5 T5 T5 ? ? F F=F1F2F3? 任一导通 F=0 UCC RL F1 F2 F3 F ? ? 全部截止 F=1 F=F1F2F3? 所以：F=F1F2F3 UCC RL F1 F2 F3 F ? ? 个门 n 3. 负载电阻RL的选择 当了保证OC门输出高电平VOH I IH I IH I IH I IH I IH I OH I OH I OH I OH ：OC门输出三极 管截止时的漏电流 I IH ：负载门每个输入端的高电平输入电流 n 个门 个门 m 当OC门中只有一个导通时 I LM ：OC门的最大允许 的负载电流电流 I IL ：每个