福建师范大学数学与计算机科学学院电子技术基础（数字电路）课件第四章 触发器.ppt

第四章 触 发 器 §4-1 概 述 §4-2 触发器的电路结构与动作特点 §4-3 触发器的逻辑功能及其描述仿法 * §4-1 概述 §4-3 触发器的逻辑功能及其描述方法 §4-2 触发器的电路结构 与动作特点 一.触发器的必备特点 1.具有两个能自行保持的稳态(1态或0态)； 2.外加触发信号时，电路的输出状态可以翻转； 3.在触发信号消失后，能将获得的新态保存下来。 从电路结构不同分 从逻辑功能不同分 1). RS触发器 3).主从触发器 1).基本触发器 二.触发器的分类 2).同步触发器 4).边沿触发器 2). JK触发器 4). D触发器 3). T触发器 数字电路: 分组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门 时序逻辑电路的基本单元是触发器 4-2-1.基本RS触发器 一.电路结构与工作原理 Q 端、Q 端为两个互补的输出端 ； 1.电路结构（以与非门构成为例） Q Q SD RD 不允许 SD= RD=0. 约束条件： Q = 1、Q = 0 ， 定义为 1 态； SD 端 是 置 1 端（置位端）， 非号表示“0” 触发有效， RD 端 是 清 0 端（复位端）, RD、SD 端是触发信号引入端。 脚标“D”表示直接 触发， 0 0 0 0 0 1 1 1 1 1 不允许 置1 清0 保持 Q Q SD RD Q Q SD RD 0 Q Q SD RD 1 Q Q SD RD 原态0 1 Q Q SD RD 1 1 0 原态1 保持 3、特性表 Sd Rd 0 1 不允许 1* 1 置 1 清 0 0 Qn 保 持 Qn+1 说 明 0 0 1 0 1 1 1 1 0 1 1 0 2、工作原理 （0触发有效） 4. 逻辑符号 SD(SD)端叫做直接置位端； 因此： 二. 动作特点 由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能直接改变输出端 Q 和 Q 的状态。 RD(RD)端叫做直接复位端。 用D作脚标 S R Q SD RD Q 与非门构成： 或非门组成： S R Q SD RD Q 1 触发有效， SD 端是置1端， RD 端是清0端， 0 触发有效， SD 端是置1端， RD 端是清0端， 4-2-2. 同步 RS触发器 G1、G2 门构成基本RS 触发器， 受C P控制的触发器称为时钟触发器。 或时钟脉冲，简称时钟，用 C P 表示 时间控制信号也称同步信号，或时钟信号， Q Q SD RD CP R S G1 G2 G3 G4 1. 同步RS触发器的电路结构 一、电路结构与工作原理 在数字系统中，如果要求某些触发器在同一时刻动作， 就必须给这些触发器引入时间控制信号。 G3、G4 门构成输入控制电路。 2. 工作原理（ 1 触发有效） CP=0 时，G3、G4 门封锁，触发信号不起作用。 CP=1，在 S 端触发时， Q=1 CP=1，在 R 端 触发时， Q=0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上。 Q Q CP R S G1 G2 G3 G4 Q Q CP R S G1 G2 G3 G4 3. 特性表(1触发有效) CP R S Qn+1 0 1 1 1 0 0 0 1 1 0 1 1 1 0 Q n Q n X X 1 * 1 5.逻辑符号 不允许 置 1 清 0 保 持 说 明 保 持 4. 几点说明 1)图示同步RS 触发器为 1 触发有效； 2)表中*表示:若 R、S 端同时触发，则当 R 、S 端的触发信号同时消失时，电路的次态不定； 3)输入端的约束条件为 RS = 0。 1S 1R Q S R Q C1 CP 续 动作特点：在 CP = 1 的全部时间里，R、S 端信号的变化都将引起触发器输出状态的变化。 1 2 S R Q CP 三、输出电压波形举例 RD 二. 动作特点 缺点：抗干扰能力差。 异步置位端 异步复位端 R 1S 1R Q S Q C1 CP RD SD 触发器在CP控制下正常工作时应使 SD、RD 处于高电平。 干扰信号 跳变 1 . 电路结构 主触发器、从触发器均为同步RS 触发器， 4-2-3. 主从触发器 一 . 主从RS触发器 但，它们的CP信号相位相反。 1 G1 G