济南大学物理科学与技术学院数字电子技术课件第五章 时序逻辑电路（3）.ppt

* 5.3 寄存器和读/写存储器 (Register and Random Access Memory) 5.3.1 寄存器的主要特点和分类 一、 概念和特点 (一) 概念 寄存： 把二进制数据或代码暂时存储起来。 寄存器： 具有寄存功能的电路。 (二) 特点 主要由触发 器构成,一般不对存储内容进行处理。 并行 输入 并行 输出 ? ? FF0 FF1 FFn–1 ? D0 D1 Dn–1 Q0 Q1 Qn–1 控制信号 1 0 1 … 0 1 0 1 … 0 0 1 0 1 0 1 0 1 串行 输入 串行 输出 二、 分类 (一) 按功能分 基本寄存器 移位寄存器 (并入并出) (并入并出、并入串出、 串入并出、串入串出) (二) 按开关元件分 TTL 寄存器 CMOS 寄存器 基本寄存器 移位寄存器 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 基本寄存器 移位寄存器 (多位 D 型触发器) (同 TTL) 下面请看置数演示 一、寄存器 Register，用于存放二进制数码。 4 位 寄 存 器 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 D0 CP C1 C1 C1 1D 1D 1D R R R R D1 D2 D3 C1 1D CR 1D 1D 1D 1D 由D 触发器构成，因此能锁存输入数据。 D0 D1 D2 D3 R R R R 1 CR CR 为异步清零端，当 CR = 0 时，各触发器均被置 0。寄存器工作时，CR 应为高电平。 D0 ~ D3 称为并行数据输入端，当时钟 CP 上升沿到达时，D0 ~ D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 　　在 CR = 1 且CP上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。 　　Q0 ~ Q3 是同时输出的，这种输出方式称并行输出。 Q0 Q1 Q2 Q3 5.3.2 基本寄存器 　　1 个触发器能存放 1 位二进制数码，因此 N 个触发器可构成 N 位寄存器。 各触发器均为 D 功能且并行使用。 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 D0 CP C1 C1 C1 1D 1D 1D R R R R D1 D2 D3 C1 1D CR 1D 1D 1D 1D 寄存器的结构特点 二 、双 4 位锁存器 (74116) Latch (一) 引脚排列图和逻辑功能示意图 74116 Q0 Q1 Q2 Q3 CR LEA D0 D1 D2 D3 LEB 异步清零 送数 控制 数码并行输入 数码并行输出 (二) 逻辑功能 清零 送数 保持 三、 4 ? 4 寄存器阵列 (74170、74LS170) (一) 引脚排列图和逻辑功能示意图 74170 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 并行数码输入 数 码 输 出 AW0、AW1 — 写入地址码 AR0、AR1 — 读出地址码 ENW — 写入时钟脉冲 ENR — 读出时钟脉冲 (二) 逻辑功能 16个D锁存器 构成存储矩阵 能存放4个字: W0、W1、W2、W3 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 FF33 FF32 FF31 FF30 FF23 FF22 FF21 FF20 FF13 FF12 FF11 FF10 FF03 FF02 FF01 FF00 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1