电子科大电子技术应用实验报告.docxVIP

电子科大电子技术应用实验报告 　　基于FPGA的现代电子实验设计报告　　——数字式秒表设计　　学院：物理电子学院　　专业：　　学号：　　学生姓名：　　指导教师：　　实验地点：　　实验时间：　　刘曦科研楼303　　摘要：　　通过使用VHDL语言开发FPGA的一般流程，重点介绍了秒表的基本原理和相应的设计方案，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成。该设计的秒表能准确地完成启动,停止,分段,复位功能。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到EEC-FPGA实验板上取得良好测试效果。　　关键词：FPGA，VHDL，ISE，ModelSim　　目录　　绪论.........................................................4　　第一章实验任务…………………………………..5　　第二章系统需求和解决方案计划………..5　　第三章设计思路…………………………………..6　　第四章系统组成和解决方案………………..6　　第五章各分模块原理……………………………8　　第六章仿真结果与分析………………………..11　　第七章分配引脚和下载实现…………………13　　第八章实验结论…………………...………………14　　绪论：　　课程介绍：　　《现代电子技术综合实验》课程通过引入模拟电子技术和数字逻辑设计的综合应用、基于MCU/FPGA/EDA技术的系统设计等综合型设计型实验，对学生进行电子系统综合设计与实践能力的训练与培养。　　通过《现代电子技术综合实验》课程的学习，使学生对系统设计原理、主要性能参数的选择原则、单元电路和系统电路设计方法及仿真技术、测试方案拟定及调测技术有所了解；使学生初步掌握电子技术中应用开发的一般流程，初步建立起有关系统设计的基本概念，掌握其基本设计方法，为将来从事电子技术应用和研究工作打下基础。　　本文介绍了基于FPGA的数字式秒表的设计方法，设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan3A上取得良好测试效果。　　语言简介:　　VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分，及端口)和内部(或称不可视部分)，既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。　　VHDL语言的特点:　　VHDL语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL语言主要具有以下优点:　　(1)VHDL语言功能强大，设计方式多样　　(2)VHDL语言具有强大的硬件描述能力　　(3)VHDL语言具有很强的移植能力　　(4)VHDL语言的设计描述与器件无关　　(5)VHDL语言程序易于共享和复用　　电子技术应用实验　　实验报告　　学生姓名：学号：XX0*******报告评分:　　实验地点：211楼实验时间：指导老师：　　一、实验项目名称　　实验内容：设计并实现一个4人智力竞赛用抢答器电路具体要求为：　　1.每个参赛者控制一个按钮，用按钮发出抢答信号；2.竞赛主持人另有一个按钮，用于将电路复位；　　3.抢答器有锁存功能，即竞赛开始后，先按动按钮着将对应的一个LED灯点亮，此后其他三人再按下按钮　　对电路不起作用。直到主持人将电路复位为止。　　4.倒计时功能，主持人复位开关开始抢答时，自动启动60秒倒计时，数码管显示00时持续并报警，直至　　主持人将电路复位为止。　　实验内容及要求：设计满足要求的电路，并在Multisim中进行电路连接、仿真和调试。在实验报告中简要说明实验原理，画出实验电路图，在实验报告相应位置附上实验中的仿真结果和