电子钟实训报告.docxVIP

电子钟实训报告 　　华大计科学院　　数字逻辑课程设计说明书　　题目：多功能数字钟专业：计算机科学与技术班级：网络工程1班姓名：刘群　　学号：　　完成日期：XX-9　　一、设计题目与要求　　设计题目：多功能数字钟　　设计要求：　　1.准确计时，以数字形式显示时、分、秒的时间。　　2.小时的计时可以为“12翻1”或“23翻0”的形式。　　3.可以进行时、分、秒时间的校正。　　二、设计原理及其框图　　1.数字钟的构成　　数字钟实际上是一个对标准频率??1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。图1所示为数字钟的一般构成框图。　　图1数字电子时钟方案框图　　⑴多谐振荡器电路　　多谐振荡器电路给数字钟提供一个频率1Hz的信号，可保证数字钟的走时准确及稳定。　　⑵时间计数器电路　　时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器。而根据设计要求，时个位和时十位计数器为24进制计数器。　　⑶译码驱动电路　　译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。⑷数码管　　数码管通常有发光二极管数码管和液晶数码管。本设计提供的为LED数码管。　　2.数字钟的工作原理　　⑴多谐振荡器电路　　555定时器与电阻R1、R2，电容C1、C2构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。　　⑵时间计数单元　　六片74LS90芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED七段显示起上显示　　对应的数值。　　⑶校时电源电路　　当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本RS触发器的校时电路。　　三、元器件　　1.实验中所需的器材　　单刀双掷开关4个.　　5V电源.　　共阴七段数码管6个.　　74LS90D集成块6块.　　74HC00D6个　　LM555CM1个　　电阻6个　　10uF电容2个　　2.芯片内部结构及引脚图　　图2LM555ＣＭ集成块　　图374LS90D集成块　　五、各功能块电路图　　1秒脉冲发生器主要由555定时器和一些电阻电容构成，原理是利　　河南科技学院信工学院　　数字系统课程设计报告书　　课题名称基于FPGA的数字钟设计院系　　信息工程学院　　姓名学号翟德有、XX专业班级指导教师　　信息工程、121刘艳昌、雷进辉、侯志松　　设计时间XX-XX学年第2学期15、16周　　XX年06月18日　　基于FPGA的数字钟设计　　目录　　摘要??????????????????????????????21设计目的???????????????????????????22设计内容及要求????????????????????????23系统整体方案及设计原理????????????????????24各模块电路设计与实现?????????????????????2分频模块设计与实现????????????????????2计数器模块设计与实现???????????????????31602显示驱动模块设计与实现????????????????85系统仿真及硬件下载??????????????????????17系统仿真????????????17硬件下载??????????????276设计总结???????????????????????????29参考文献????????????????????????????30　　摘要：　　在本次设计中，系统开发平台为　　qurtusⅡ，硬件描述语　　VerilogHDL。根据输入，观察输出及仿真。通过运行程序及时序波形的仿真有效验证设计的正确性，初步实现了设计目标。关键词:数字电子钟，分频,，计数器；1设计目的　　通过该次实习，掌握逻辑电路的分析和综合设计能力，了解常用中规模集成电路的基本知识，培养如何利用所学知识解决实际问题的能力，为后续专业课的学习、参加电子设计大赛以及实际工作打下扎实的基础。2设计内容及要求