北邮 电子科学与技术 ASIC专业实验 实验报告.pdfVIP

ASIC 专业实验 指导老师：刘雯 电子工程学院 ASIC 专业实验 实验报告 班 级：2012211205 姓 名 ：翁雪妍 学 号：2012210961 指导老师：刘雯 ASIC 专业实验 指导老师：刘雯 一、课程任务 1.完整完成一个CPU 芯片的功能设计并通过验证 （包括前端逻辑设计和仿真），主要对应课 程的LAB 1 – LAB 8 部分 2.熟悉综合的过程，并验证综合后的电路（逻辑综合） 3.对关键部件进行布局布线（版图设计） 二、课程内容 1.语言级仿真 半期前的实验内容主要是语言级仿真，在两个晚上由韩可老师和路卫军老师代授的理论 课后，我们正式进入了实验室。 首先由Xmanager 登录到 Linux 界面，由于对实验环境不是很熟悉，我们在输入命令时 比较慢。因为比较依赖同组的小伙伴，每次编写文件时都问一遍“保存是什么指令啊” “是:wq 保存吧？”，再加上后期熟悉了 Linux 界面以及文档基本创建完成后，多是使用图形界面的 命令，造成了期中验收时的操作不熟悉，使我非常沮丧。 总的来说，我们完成的是Top-down 自顶向下的CPU 设计，一个基本的CPU 要包括三部 分功能：数据存储、数据运算和控制部分。与之相对应的硬件结构也分为三部分：存储器、 数据通路和控制器。 存储器存放指令和数据；数据通路包括ALU 、程序计数器等，主要功能是对操作数进行 运算，得到结果，并产生程序计数器的值，作为要执行的下一条指令的地址；控制器内有指 令寄存器，它对指令进行译码，产生相应的控制信号，完成对存储器和数据通路部分的控制。 存储器、数据通路和控制器这三部分的基本关系下图所示： 图2-1 CPU 基本结构 对图 2-1 中的结构进行细化，可以得到一个简单的架构，如下图所示。该CPU 采用总线结 构，即控制器所需的指令和数据通路所需的数据都是从总线上得到的。 ASIC 专业实验 指导老师：刘雯 图2-2 CPU 的简单架构 然后是按部就班的每个模块的逻辑设计，现将我们自行添加的代码部分附于下： LAB 3 register.v // 自行添加dffr 及mux 模块调用代码 mux m7 dffr d6 ( ( mux m4 .a(out[7]), .d(n1[6]), ( .b(data[7]), .q(out[6]), .a(out[4]), .out(n1[7]), .clk(clk), .b(data[4]), .sel(load) .rst_(rst_) .out(n1[4]), ); ); .sel(load) dffr d7